一种串行低功耗的RS译码器设计
| 摘要 | 第1-4页 |
| ABSTRACT | 第4-7页 |
| 第一章 绪论 | 第7-11页 |
| ·课题研究的意义及背景 | 第7-8页 |
| ·差错控制编码发展历史 | 第8页 |
| ·RS码的国内外发展状况 | 第8-9页 |
| ·论文的主要工作和章节安排 | 第9-11页 |
| 第二章 RS码的基本原理 | 第11-20页 |
| ·有限域的基本知识 | 第11-12页 |
| ·线性分组码 | 第12-15页 |
| ·线性分组码概述 | 第12-13页 |
| ·生成矩阵 | 第13页 |
| ·校验矩阵 | 第13-14页 |
| ·伴随式 | 第14-15页 |
| ·循环码 | 第15-16页 |
| ·BCH码 | 第16-17页 |
| ·RS码 | 第17-20页 |
| 第三章 RS码的译码算法 | 第20-34页 |
| ·RS码的硬判决译码方法 | 第20-26页 |
| ·计算伴随多项式 | 第21-22页 |
| ·计算错误位置多项式 | 第22-24页 |
| ·钱(Chein)搜索 | 第24页 |
| ·福尼(Forney)算法 | 第24-26页 |
| ·RS码的软判决译码 | 第26-34页 |
| ·软判决译码概述 | 第26-28页 |
| ·重数分配 | 第28页 |
| ·重编码 | 第28-31页 |
| ·插值与多项式选择 | 第31-32页 |
| ·钱搜索和Forney算法 | 第32-33页 |
| ·擦除译码 | 第33-34页 |
| 第四章 LCC译码算法的硬件实现 | 第34-58页 |
| ·GF(2~5)乘法器和求逆的硬件实现 | 第35-37页 |
| ·GF(2~5)乘法器 | 第35-36页 |
| ·求逆的硬件实现 | 第36-37页 |
| ·RED模块的硬件实现和仿真结果 | 第37-45页 |
| ·插值模块的硬件实现和仿真结果 | 第45-51页 |
| ·多项式选择的硬件实现和仿真结果 | 第51-52页 |
| ·CSFA的硬件实现和仿真结果 | 第52-56页 |
| ·RAM控制模块和仿真结果 | 第56-58页 |
| 第五章 译码器的综合、时序和功耗结果分析 | 第58-69页 |
| ·逻辑综合 | 第58-62页 |
| ·逻辑综合的特点 | 第59页 |
| ·逻辑综合库的配置 | 第59-60页 |
| ·逻辑综合的设计约束 | 第60页 |
| ·译码器设计的综合结果分析 | 第60-62页 |
| ·静态时序分析 | 第62-66页 |
| ·静态时序分析简介 | 第62-63页 |
| ·译码器设计的静态时序分析结果 | 第63-66页 |
| ·功耗分析 | 第66-69页 |
| ·功耗的基本组成 | 第66页 |
| ·功耗的优化 | 第66-67页 |
| ·译码器设计的功耗分析结果 | 第67-69页 |
| 第六章 总结与展望 | 第69-71页 |
| ·总结 | 第69-70页 |
| ·展望 | 第70-71页 |
| 参考文献 | 第71-74页 |
| 发表论文和科研情况说明 | 第74-75页 |
| 致谢 | 第75页 |
