基于FPGA的电磁推进装置同步触发系统的优化设计
| 摘要 | 第1-7页 |
| Abstract | 第7-10页 |
| 第1章 绪论 | 第10-16页 |
| ·研究目的及意义 | 第10-11页 |
| ·电磁推进的背景和发展现状 | 第11-13页 |
| ·电磁推进的应用前景 | 第13-14页 |
| ·论文研究的主要研究内容 | 第14-16页 |
| 第2章 数字系统设计及优化方法 | 第16-33页 |
| ·FPGA概述 | 第16-21页 |
| ·主流FPGA器件结构及特点 | 第17-19页 |
| ·FPGA与相关器件的对比 | 第19-21页 |
| ·硬件描述语言(HDL)及其开发环境 | 第21-23页 |
| ·Verilog HDL语言 | 第22-23页 |
| ·Verilog HDL语言开发环境 | 第23页 |
| ·数字系统设计 | 第23-28页 |
| ·常用优化思路分析 | 第28-32页 |
| ·本章小结 | 第32-33页 |
| 第3章 同步触发系统分析与设计 | 第33-43页 |
| ·系统的设计平台 | 第33-34页 |
| ·系统的分析与设计 | 第34-39页 |
| ·单级线圈型电磁推进原理 | 第34-36页 |
| ·触发时刻与加速效率 | 第36-37页 |
| ·触发方案的确定 | 第37-39页 |
| ·速度测量系统设计方案 | 第39-41页 |
| ·系统总体设计方案 | 第41-42页 |
| ·本章小结 | 第42-43页 |
| 第4章 同步触发系统实现及仿真 | 第43-64页 |
| ·高速运算模块的设计 | 第43-53页 |
| ·加法器模块的优化设计 | 第43-47页 |
| ·乘法器模块的优化设计 | 第47-50页 |
| ·除法器模块的优化设计 | 第50-53页 |
| ·系统各模块实现及仿真 | 第53-61页 |
| ·波型变换模块设计 | 第53-54页 |
| ·查找表模块 | 第54-55页 |
| ·延时触发模块 | 第55-57页 |
| ·速度测量模块 | 第57-58页 |
| ·速度显示模块 | 第58-61页 |
| ·系统的总体架构及仿真 | 第61-63页 |
| ·本章小结 | 第63-64页 |
| 第5章 实验结果及分析 | 第64-69页 |
| ·定时延时触发实验 | 第64-65页 |
| ·触发系统速度测量实验 | 第65-66页 |
| ·测速方法的误差分析 | 第66-68页 |
| ·本章小结 | 第68-69页 |
| 结论 | 第69-70页 |
| 致谢 | 第70-71页 |
| 参考文献 | 第71-75页 |
| 附录 | 第75-83页 |
| 攻读硕士学位期间发表的论文及参加的科研项目 | 第83页 |
