基于FPGA的虚拟逻辑分析仪的研究与设计
| 中文摘要 | 第1-5页 |
| ABSTRACT | 第5-7页 |
| 目录 | 第7-10页 |
| 第1章 绪论 | 第10-15页 |
| ·课题的背景 | 第10-11页 |
| ·逻辑分析仪与虚拟仪器技术的发展历程 | 第11-12页 |
| ·逻辑分析仪的发展状况 | 第11-12页 |
| ·虚拟仪器技术 | 第12页 |
| ·研究的目的与意义 | 第12-13页 |
| ·本课题的研究内容和组织结构 | 第13-15页 |
| ·研究内容 | 第13-14页 |
| ·本文的结构安排 | 第14-15页 |
| 第2章 虚拟逻辑分析仪的简介 | 第15-20页 |
| ·虚拟逻辑分析仪的概述 | 第15-16页 |
| ·虚拟逻辑分析仪的基本结构 | 第15-16页 |
| ·虚拟逻辑分析仪的特点 | 第16页 |
| ·可编程逻辑器件 | 第16-19页 |
| ·可编程逻辑器件的简单介绍 | 第16-17页 |
| ·现场可编程门阵列(FPGA) | 第17-18页 |
| ·FPGA芯片的选择 | 第18-19页 |
| ·系统总体结构的逻辑框架 | 第19-20页 |
| 第3章 基于FPGA的虚拟逻辑分析仪的设计方案 | 第20-30页 |
| ·探头电路 | 第20页 |
| ·时钟电路 | 第20-21页 |
| ·延迟与锁存电路 | 第21-22页 |
| ·毛刺检测电路 | 第22-24页 |
| ·触发电路 | 第24-28页 |
| ·存储控制电路 | 第28页 |
| ·USB接口电路 | 第28-30页 |
| 第4章 基于FPGA的数据捕获电路的设计与仿真 | 第30-39页 |
| ·触发产生电路的设计 | 第30-34页 |
| ·序列触发 | 第30-31页 |
| ·组合触发 | 第31-33页 |
| ·通道触发 | 第33页 |
| ·毛刺触发 | 第33页 |
| ·强制触发 | 第33-34页 |
| ·触发选择电路的设计 | 第34-35页 |
| ·触发抑释电路的设计 | 第35-36页 |
| ·预触发电路的设计 | 第36-37页 |
| ·时基电路 | 第37-39页 |
| 第5章 基于FPGA的存储控制电路的设计 | 第39-48页 |
| ·FIFO存储器的介绍及其FPGA实现 | 第39-41页 |
| ·FIFO存储器的介绍 | 第39-40页 |
| ·FIFO的FPGA实现 | 第40-41页 |
| ·前置/后置计数电路 | 第41-44页 |
| ·计数器的设计 | 第41-43页 |
| ·前置/后置计数电路的设计 | 第43-44页 |
| ·FIFO控制电路的设计 | 第44-46页 |
| ·完整的采集存储控制电路 | 第46-47页 |
| ·接口电路的设计 | 第47-48页 |
| 第6章 FPGA电路的调试 | 第48-60页 |
| ·FPGA电路的软件调试 | 第48-56页 |
| ·FPGA的设计流程 | 第48-49页 |
| ·电路的软件调试及仿真 | 第49-52页 |
| ·接口电路的仿真 | 第52-54页 |
| ·调试过程中的问题及解决方法 | 第54-56页 |
| ·电路的板级调试 | 第56-60页 |
| ·开发板的简单介绍及调试流程 | 第56-57页 |
| ·电路的板级调试 | 第57-60页 |
| 第7章 结论 | 第60-62页 |
| 参考文献 | 第62-64页 |
| 致谢 | 第64-65页 |
| 附录:攻读硕士学位期间公开发表的论文 | 第65页 |
