| 摘要 | 第2-3页 |
| Abstract | 第3页 |
| 1 绪论 | 第6-11页 |
| 1.1 研究背景和意义 | 第6页 |
| 1.2 研究现状 | 第6-9页 |
| 1.3 本文的主要工作与内容安排 | 第9-11页 |
| 2 平台总体架构设计及硬件选型 | 第11-22页 |
| 2.1 图像采集处理平台的架构方案设计、算法流程及平台介绍 | 第11-17页 |
| 2.1.1 总体架构设计方案 | 第11-12页 |
| 2.1.2 算法总流程 | 第12-13页 |
| 2.1.3 ZYNQ平台和Vivado开发套件 | 第13-17页 |
| 2.2 A/D模块、D/A模块选型和设计 | 第17-21页 |
| 2.2.1 A/D模块的设计 | 第18-19页 |
| 2.2.2 D/A模块的设计 | 第19-21页 |
| 2.3 本章小结 | 第21-22页 |
| 3 图像处理平台的硬件工程设计 | 第22-44页 |
| 3.1 硬件工程的算法设计难点 | 第22页 |
| 3.2 IIC状态转移控制算法和模块设计 | 第22-30页 |
| 3.2.1 IIC总线控制算法 | 第22-27页 |
| 3.2.2 模数转换模块的IIC控制模块 | 第27-28页 |
| 3.2.3 数模转换模块的IIC控制模块 | 第28-30页 |
| 3.3 图像解码算法和编码算法及模块设计 | 第30-36页 |
| 3.3.1 解码算法和编码算法的ITU-RBT.656视频协议基础 | 第30-32页 |
| 3.3.2 图像解码算法和处理模块 | 第32-34页 |
| 3.3.3 图像编码算法和处理模块 | 第34-36页 |
| 3.4 数据传输匹配算法和模块设计 | 第36-43页 |
| 3.4.1 数据传输的难点 | 第36页 |
| 3.4.2 数据匹配算法中匹配的IP核介绍 | 第36-40页 |
| 3.4.3 双时钟域的数据匹配算法设计 | 第40-43页 |
| 3.5 本章小结 | 第43-44页 |
| 4 数字图像预处理方法实现 | 第44-52页 |
| 4.1 Harris焦点检测及硬件实现难点 | 第44-45页 |
| 4.2 图像预处理算法的VivadoHLS实现 | 第45-51页 |
| 4.3 本章小结 | 第51-52页 |
| 5 图像处理平台集成及实验结果 | 第52-59页 |
| 5.1 图像处理平台集成 | 第52-56页 |
| 5.1.1 硬件工程的搭建 | 第52-55页 |
| 5.1.2 软件设计及调试 | 第55-56页 |
| 5.2 实验结果 | 第56-58页 |
| 5.3 本章小结 | 第58-59页 |
| 结论 | 第59-60页 |
| 参考文献 | 第60-64页 |
| 致谢 | 第64-66页 |