摘要 | 第5-7页 |
Abstract | 第7-8页 |
缩略语与数学符号 | 第17-19页 |
第一章 绪论 | 第19-29页 |
1.1 课题研究背景 | 第19-21页 |
1.2 毫米波通信概述 | 第21-26页 |
1.2.1 毫米波多载波技术研究现状 | 第21-22页 |
1.2.2 毫米波频段无线通信标准制定现状 | 第22-24页 |
1.2.3 IEEE802.11aj标准相关技术 | 第24-26页 |
1.3 毫米波原型系统研究现状 | 第26页 |
1.4 本文主要内容与章节安排 | 第26-29页 |
第二章 IEEE802.11aj物理层规范与技术 | 第29-47页 |
2.1 引言 | 第29-30页 |
2.2 802.11 aj物理层特性与系统参数 | 第30-34页 |
2.3 802.11 ajOFDM模式分组结构 | 第34-39页 |
2.3.1 基本前导字段 | 第34-37页 |
2.3.1.1 短训练字段STF | 第34页 |
2.3.1.2 信道估计字段CEF | 第34-35页 |
2.3.1.3 信令字段SIG | 第35-36页 |
2.3.1.4 ZCZ序列 | 第36-37页 |
2.3.2 OFDM前导字段 | 第37-39页 |
2.3.2.1 OFDM短训练字段OSTF | 第37页 |
2.3.2.2 OFDM信道估计字段OCEF | 第37-39页 |
2.4 OFDM模式数据字段生成 | 第39-45页 |
2.4.1 扰码 | 第40页 |
2.4.2 LDPC编码 | 第40-41页 |
2.4.3 符号填充 | 第41页 |
2.4.4 流解析 | 第41-42页 |
2.4.5 星座点映射 | 第42-43页 |
2.4.6 插入导频 | 第43-44页 |
2.4.7 空时块编码STBC | 第44-45页 |
2.4.8 循环移位 | 第45页 |
2.5 OFDM模式接收端数据处理 | 第45-46页 |
2.5.1 接收端流程图 | 第45-46页 |
2.5.2 接收数据性能要求 | 第46页 |
2.6 本章小结 | 第46-47页 |
第三章 毫米波硬件平台概述与系统并行方案设计 | 第47-61页 |
3.1 引言 | 第47-48页 |
3.2 NI-PXIe硬件平台设备 | 第48-52页 |
3.2.1 机箱PXIe-1085 | 第48页 |
3.2.2 高性能FPGA处理模块PXIe-7902 | 第48-49页 |
3.2.3 高性能FPGA处理模块PXIe-7976RFlexRIO | 第49页 |
3.2.4 高性能DAC与ADC | 第49-50页 |
3.2.5 中频模块PXIe-3620 | 第50-51页 |
3.2.6 毫米波射频前端 | 第51页 |
3.2.7 机箱控制器PXIe-8880 | 第51-52页 |
3.2.8 软件开发环境LabVIEW | 第52页 |
3.3 硬件资源与系统架构设计 | 第52-54页 |
3.3.1 设备资源 | 第52-53页 |
3.3.2 系统硬件架构设计 | 第53-54页 |
3.4 毫米波系统并行处理设计 | 第54-59页 |
3.4.1 并行处理基础 | 第55-57页 |
3.4.2 并行处理实现 | 第57-59页 |
3.4.2.1 发射机并行处理 | 第57-59页 |
3.4.2.2 接收机并行处理 | 第59页 |
3.5 本章小结 | 第59-61页 |
第四章 毫米波OFDM系统接收机关键技术研究 | 第61-77页 |
4.1 引言 | 第61页 |
4.2 信道估计 | 第61-66页 |
4.2.1 系统模型 | 第62页 |
4.2.2 分数间隔信道估计 | 第62-65页 |
4.2.3 信道估计性能 | 第65-66页 |
4.2.4 信道估计硬件实现 | 第66页 |
4.3 分数间隔频域均衡 | 第66-72页 |
4.3.1 分数间隔均衡器 | 第66-68页 |
4.3.2 MMSE分数间隔频域均衡 | 第68-69页 |
4.3.3 分数间隔频域均衡性能仿真 | 第69-71页 |
4.3.4 分数间隔频域均衡硬件实现 | 第71-72页 |
4.4 相位校正模块 | 第72-76页 |
4.4.1 相位校正算法 | 第73页 |
4.4.2 相位校正性能仿真 | 第73-75页 |
4.4.3 相位校正硬件实现 | 第75-76页 |
4.5 本章小结 | 第76-77页 |
第五章 基于NI-PXIe的毫米波OFDM系统设计与实现 | 第77-95页 |
5.1 引言 | 第77页 |
5.2 系统分组结构与参数 | 第77-80页 |
5.2.1 分组结构 | 第77-79页 |
5.2.2 系统参数 | 第79-80页 |
5.3 系统硬件设计 | 第80-85页 |
5.3.1 Host设计 | 第81-82页 |
5.3.2 基带处理设计 | 第82-85页 |
5.3.2.1 时序控制方案 | 第83-84页 |
5.3.2.2 发射机程序结构 | 第84-85页 |
5.3.2.3 接收机程序结构 | 第85页 |
5.4 基带处理模块硬件设计 | 第85-92页 |
5.4.1 同步模块硬件设计 | 第85-89页 |
5.4.1.1 帧同步设计 | 第85-87页 |
5.4.1.2 符号同步设计 | 第87-89页 |
5.4.2 星座映射与解映射硬件设计 | 第89-91页 |
5.4.2.1 星座映射设计 | 第89-90页 |
5.4.2.2 解映射设计 | 第90-91页 |
5.4.3 其他模块硬件设计 | 第91-92页 |
5.4.3.1 FFT与IFFT | 第91页 |
5.4.3.2 编(解)码与加(解)扰 | 第91-92页 |
5.5 系统测试与演示 | 第92-94页 |
5.5.1 Host端界面演示 | 第92-93页 |
5.5.2 接收星座图演示 | 第93-94页 |
5.5.3 视频演示 | 第94页 |
5.6 本章小结 | 第94-95页 |
第六章 总结与展望 | 第95-97页 |
6.1 本文总结 | 第95-96页 |
6.2 未来工作展望 | 第96-97页 |
致谢 | 第97-99页 |
参考文献 | 第99-103页 |
硕士期间发表的论文、专利申请以及参加的科研项目 | 第103页 |