| 摘要 | 第9-10页 |
| ABSTRACT | 第10页 |
| 第一章 绪论 | 第12-18页 |
| 1.1 研究背景 | 第12-14页 |
| 1.2 异构网络处理平台面临的挑战 | 第14-15页 |
| 1.3 主要工作和创新点 | 第15-16页 |
| 1.4 论文的组织结构 | 第16-18页 |
| 第二章 相关研究 | 第18-28页 |
| 2.1 异构分组处理平台 | 第18-22页 |
| 2.1.1 基于CPU/ASIC的异构平台 | 第18页 |
| 2.1.2 基于CPU/GPU的异构平台 | 第18-19页 |
| 2.1.3 基于CPU/网络处理器的异构平台 | 第19-20页 |
| 2.1.4 基于CPU/FPGA的异构平台 | 第20-22页 |
| 2.1.5 现有异构分组处理平台总结 | 第22页 |
| 2.2 传统的分组I/O架构 | 第22-23页 |
| 2.3 异构平台的分组I/O优化技术 | 第23-27页 |
| 2.3.1 基于SKB的I/O优化 | 第23-24页 |
| 2.3.2 基于定制Metadata的I/O优化 | 第24-27页 |
| 2.4 本章小结 | 第27-28页 |
| 第三章 基于CPU/FPGA的异构并行协同处理架构 | 第28-40页 |
| 3.1 体系结构 | 第28-29页 |
| 3.2 软件开发框架 | 第29-30页 |
| 3.3 平台抽象适配 | 第30-33页 |
| 3.3.1 平台无关API | 第30-31页 |
| 3.3.2 虚拟地址空间 | 第31-33页 |
| 3.4 分组功能的动态部署 | 第33-37页 |
| 3.4.1 整体架构 | 第33页 |
| 3.4.2 内核态开发接口 | 第33-36页 |
| 3.4.3 用户态开发接口 | 第36-37页 |
| 3.5 本章小结 | 第37-40页 |
| 第四章 基于CPU/FPGA的软硬件分组I/O优化技术 | 第40-50页 |
| 4.1 软硬件分组I/O开销分析 | 第40-41页 |
| 4.2 SC-SDB设计思路 | 第41-42页 |
| 4.3 SC-SDB详细设计 | 第42-47页 |
| 4.3.1 数据结构 | 第42-43页 |
| 4.3.2 实现模型 | 第43-47页 |
| 4.4 SC-SDB处理流程 | 第47-48页 |
| 4.5 本章小结 | 第48-50页 |
| 第五章 基于CPU/FPGA的原型系统实现与验证 | 第50-58页 |
| 5.1 原型系统 | 第50-52页 |
| 5.1.1 硬件设计 | 第50-51页 |
| 5.1.2 软件设计 | 第51-52页 |
| 5.2 实验环境和测试方案 | 第52-53页 |
| 5.2.1 实验环境 | 第52页 |
| 5.2.2 测试方案 | 第52-53页 |
| 5.3 测试结果和分析 | 第53-56页 |
| 5.3.1 I/O性能测试 | 第53-54页 |
| 5.3.2 应用性能测试 | 第54-56页 |
| 5.4 本章小结 | 第56-58页 |
| 第六章 结束语 | 第58-60页 |
| 6.1 本文总结 | 第58-59页 |
| 6.2 工作展望 | 第59-60页 |
| 致谢 | 第60-62页 |
| 参考文献 | 第62-66页 |
| 作者在学期间取得的学术成果 | 第66页 |