| 摘要 | 第1-11页 |
| ABSTRACT | 第11-12页 |
| 第一章 绪论 | 第12-16页 |
| ·课题研究背景 | 第12-13页 |
| ·相关研究工作 | 第13-14页 |
| ·Cache 相关技术研究 | 第13页 |
| ·微处理器验证技术研究 | 第13-14页 |
| ·课题完成的主要工作 | 第14页 |
| ·论文的组织结构 | 第14-16页 |
| 第二章 YHFT-DX 一级Cache 概要设计和优化策略 | 第16-24页 |
| ·功能概述和整体结构 | 第16-17页 |
| ·YHFT-DX 一级Cache 结构介绍 | 第17-20页 |
| ·一级指令Cache 结构 | 第17-18页 |
| ·一级数据Cache 结构 | 第18-20页 |
| ·设计存在的问题分析 | 第20-21页 |
| ·优化策略 | 第21-24页 |
| ·时序优化的基本策略 | 第21-23页 |
| ·功耗优化的基本策略 | 第23-24页 |
| 第三章 L1 的结构和时序优化 | 第24-42页 |
| ·存储体的划分与分体控制 | 第24-27页 |
| ·一级数据Cache 存储体的纵向划分 | 第24-26页 |
| ·一级指令Cache 存储体的横向划分 | 第26-27页 |
| ·逻辑结构和算法的优化 | 第27-33页 |
| ·去除冗余逻辑 | 第27-29页 |
| ·关键操作提前处理 | 第29-30页 |
| ·串行路径并行处理 | 第30-31页 |
| ·信号的等价替换 | 第31-33页 |
| ·代码级的优化 | 第33-38页 |
| ·添加流水站 | 第33-34页 |
| ·平衡流水站 | 第34-36页 |
| ·代码结构的等价性调整 | 第36-37页 |
| ·逻辑复制与高扇出结点的处理 | 第37-38页 |
| ·电路级的优化 | 第38-39页 |
| ·部分定制 | 第38-39页 |
| ·单元替换 | 第39页 |
| ·布局优化 | 第39-41页 |
| ·优化结果 | 第41-42页 |
| 第四章 L1 的逻辑综合与功耗优化 | 第42-53页 |
| ·选择合适的综合策略 | 第42-43页 |
| ·设置综合约束 | 第43-45页 |
| ·环境约束 | 第43-44页 |
| ·设计规则约束 | 第44页 |
| ·优化约束 | 第44-45页 |
| ·其他约束 | 第45页 |
| ·利用综合工具插入门控时钟 | 第45-49页 |
| ·全局的动态时钟管理 | 第46-47页 |
| ·局部的门控时钟插入 | 第47-49页 |
| ·优化结果 | 第49页 |
| ·双阈值技术 | 第49-51页 |
| ·双阈值的低功耗实现 | 第49-50页 |
| ·优化结果 | 第50-51页 |
| ·线负载模型反标注 | 第51页 |
| ·综合结果 | 第51-52页 |
| ·本章小结 | 第52-53页 |
| 第五章 L1 的功能验证和时序验证 | 第53-61页 |
| ·验证的一般方法 | 第53页 |
| ·YHFT-DX 一级Cache 模拟验证方案 | 第53-59页 |
| ·YHFT-DX 模拟验证环境 | 第53-54页 |
| ·一级数据Cache 部件级验证 | 第54-57页 |
| ·一级指令Cache 部件级验证 | 第57-58页 |
| ·大型测试程序验证 | 第58-59页 |
| ·时序验证 | 第59-60页 |
| ·本章小结 | 第60-61页 |
| 第六章 系统级验证方法研究 | 第61-70页 |
| ·传统验证方法的缺陷 | 第61页 |
| ·基于内存监视的协同模拟验证 | 第61-67页 |
| ·基本原理 | 第61-63页 |
| ·软件模拟器执行过程“拍照” | 第63-64页 |
| ·RTL 模型的“拍照” | 第64-65页 |
| ·离线模式下的相片匹配 | 第65-66页 |
| ·“拍照”的频率 | 第66-67页 |
| ·YHFT-DX 系统级验证流程 | 第67-69页 |
| ·本章小结 | 第69-70页 |
| 第七章 结束语 | 第70-71页 |
| 致谢 | 第71-72页 |
| 参考文献 | 第72-74页 |
| 本人在学期间取得的学术成果 | 第74页 |