| 摘要 | 第5-6页 |
| ABSTRACT | 第6页 |
| 第1章 绪论 | 第9-17页 |
| 1.1 课题研究背景及意义 | 第9-10页 |
| 1.2 国内外发展状况 | 第10-13页 |
| 1.2.1 AIS国际标准发展历程 | 第10-11页 |
| 1.2.2 AIS种类及主要区别 | 第11-13页 |
| 1.3 AIS应用情况 | 第13-14页 |
| 1.3.1 AIS在船舶避碰中的应用 | 第13页 |
| 1.3.2 AIS在环保方面的应用 | 第13-14页 |
| 1.3.3 军用AIS的发展 | 第14页 |
| 1.4 论文主要工作及内容安排 | 第14-17页 |
| 第2章 AIS系统及开发平台概述 | 第17-33页 |
| 2.1 软件开发环境介绍 | 第17-19页 |
| 2.2 AIS工作流程及协议栈分析 | 第19-23页 |
| 2.2.1 发送与接收信息过程 | 第19-20页 |
| 2.2.2 协议栈分析 | 第20-23页 |
| 2.3 AIS消息类型及结构 | 第23-26页 |
| 2.3.1 消息帧和时隙的定义 | 第23-24页 |
| 2.3.2 消息类型及结构 | 第24-26页 |
| 2.4 AIS系统关键技术 | 第26-31页 |
| 2.4.1 TDMA时隙同步技术 | 第26-27页 |
| 2.4.2 AIS报文解析技术 | 第27-29页 |
| 2.4.3 HDLC数据帧打包及解包技术 | 第29-30页 |
| 2.4.4 VHF数据链路接入技术 | 第30-31页 |
| 2.5 本章小结 | 第31-33页 |
| 第3章 AIS数据链路层打包与解包功能的FPGA实现 | 第33-55页 |
| 3.1 GPS信息的接收与提取 | 第33-41页 |
| 3.1.1 串口传输的FPGA实现 | 第33-38页 |
| 3.1.2 GPS数据提取的FPGA实现 | 第38-41页 |
| 3.2 AIS数据帧格式 | 第41-42页 |
| 3.3 数据打包功能的FPGA实现 | 第42-49页 |
| 3.3.1 数据打包模块总体设计 | 第42-43页 |
| 3.3.2 关键算法设计与实现 | 第43-49页 |
| 3.4 数据解包功能的FPGA实现 | 第49-53页 |
| 3.4.1 数据解包模块总体设计 | 第49-50页 |
| 3.4.2 关键算法设计与实现 | 第50-53页 |
| 3.5 本章小结 | 第53-55页 |
| 第4章 SOTDMA数据链路接入协议的FPGA实现 | 第55-79页 |
| 4.1 协议参数分析 | 第55-59页 |
| 4.1.1 TDMA接入参数 | 第55-58页 |
| 4.1.2 报告率参数 | 第58-59页 |
| 4.2 SOTDMA接入协议实现 | 第59-77页 |
| 4.2.1 系统初始化 | 第59-61页 |
| 4.2.2 系统登录AIS网络 | 第61-65页 |
| 4.2.3 系统第一帧信息发射 | 第65-68页 |
| 4.2.4 系统自主运行 | 第68-71页 |
| 4.2.5 系统报告率改变 | 第71-75页 |
| 4.2.6 系统重新自主运行 | 第75-77页 |
| 4.3 系统功能仿真测试 | 第77-78页 |
| 4.4 本章小结 | 第78-79页 |
| 结论 | 第79-81页 |
| 参考文献 | 第81-85页 |
| 致谢 | 第85-87页 |
| 作者简介 | 第87页 |