高速FC存储网络加密技术研究与实现
摘要 | 第5-6页 |
ABSTRACT | 第6-7页 |
第一章 绪论 | 第10-20页 |
1.1 研究工作背景与意义 | 第10-12页 |
1.1.1 选题背景 | 第10-11页 |
1.1.2 实际需求与实践意义 | 第11-12页 |
1.2 研究现状与发展趋势 | 第12-17页 |
1.2.1 FC网络存储技术 | 第12-15页 |
1.2.2 国际标准的发展 | 第15-16页 |
1.2.3 国外相关产品及技术发展 | 第16页 |
1.2.4 国内相关产品及技术发展 | 第16-17页 |
1.3 研究目标和内容 | 第17-19页 |
1.3.1 研究目标 | 第17页 |
1.3.2 研究内容 | 第17-19页 |
1.4 论文的组织结构 | 第19-20页 |
第二章 高速光纤通道加密技术研究 | 第20-40页 |
2.1 光纤通道加密技术原理 | 第20-24页 |
2.2 存储网络加密运算 | 第24-31页 |
2.2.1 AES算法原理 | 第25-27页 |
2.2.2 常见的工作模式 | 第27-28页 |
2.2.3 带调柄的XTS模式 | 第28-30页 |
2.2.4 加密模式选择 | 第30-31页 |
2.3 关键技术及解决途径 | 第31-37页 |
2.3.1 光纤通道协议解析 | 第31-32页 |
2.3.2 磁盘扇区特征字段提取 | 第32-36页 |
2.3.3 高速密码处理 | 第36-37页 |
2.4 应用模式分析 | 第37-39页 |
2.4.1 单机部署 | 第37-38页 |
2.4.2 双机部署 | 第38-39页 |
2.5 本章小结 | 第39-40页 |
第三章 高速FC存储网络加密系统设计与实现 | 第40-58页 |
3.1 系统功能和性能需求分析 | 第40-41页 |
3.2 系统总体设计方案 | 第41-44页 |
3.2.1 系统组成 | 第41-43页 |
3.2.2 硬件平台 | 第43-44页 |
3.3 系统硬件设计方案 | 第44-48页 |
3.3.1 光电转换接.单元 | 第44-45页 |
3.3.2 可编程逻辑单元 | 第45-46页 |
3.3.3 异步和同步时钟单元 | 第46-48页 |
3.3.4 电源转换单元 | 第48页 |
3.4 协议解析单元设计方案 | 第48-54页 |
3.4.1 FC-0 层处理单元设计 | 第49-50页 |
3.4.2 FC-1 层处理单元设计 | 第50-51页 |
3.4.3 FC-2 层处理单元设计 | 第51-52页 |
3.4.4 净荷数据加解密接.单元设计 | 第52-54页 |
3.5 分组加密运算单元设计方案 | 第54-57页 |
3.5.1 输入输出控制单元设计 | 第55页 |
3.5.2 AES-256加密单元设计 | 第55-56页 |
3.5.3 明文输入混合单元设计 | 第56-57页 |
3.5.4 密文输出混合单元设计 | 第57页 |
3.5.5 加密运算单元封装设计 | 第57页 |
3.6 本章小结 | 第57-58页 |
第四章 高速FC存储网络加密系统测试 | 第58-68页 |
4.1 系统测试平台 | 第58页 |
4.2 系统功能测试 | 第58-64页 |
4.2.1 磁盘管理功能测试 | 第58-60页 |
4.2.2 协议解析功能测试 | 第60-63页 |
4.2.3 带宽稳定性测试 | 第63-64页 |
4.3 系统性能测试 | 第64-67页 |
4.4 本章小结 | 第67-68页 |
第五章 全文总结与展望 | 第68-70页 |
5.1 全文总结 | 第68-69页 |
5.2 后续工作展望 | 第69-70页 |
致谢 | 第70-71页 |
参考文献 | 第71-73页 |