| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 第一章 绪论 | 第8-12页 |
| 1.1 课题背景 | 第8页 |
| 1.2 频率计简述 | 第8-9页 |
| 1.3 频率计现状 | 第9-11页 |
| 1.4 课题研究的内容 | 第11-12页 |
| 第二章 FPGA 及 Verilog HDL 语言简介 | 第12-19页 |
| 2.1 FPGA 简介 | 第12-13页 |
| 2.2 Verillog HDL 语言 | 第13-15页 |
| 2.2.1 Verilog HDL 背景 | 第13-14页 |
| 2.2.2 Verilog HDL 语言的特点 | 第14-15页 |
| 2.3 FPGA 应用软件 Quartus II 简介 | 第15页 |
| 2.4 基于 Quartus II 的 FPGA 设计流程 | 第15-19页 |
| 第三章 频率计测量方法的研究 | 第19-26页 |
| 3.1 直接测频法 | 第19-22页 |
| 3.1.1 测频法（M 法） | 第19-21页 |
| 3.1.2 测周期法（T 法） | 第21-22页 |
| 3.2 等精度测量 | 第22-24页 |
| 3.4 常用方法的总结 | 第24-26页 |
| 第四章 全同步测频的设计 | 第26-32页 |
| 4.1 对提高测量精度的研究 | 第26-28页 |
| 4.1.1 对输出信号的结果修正 | 第26-27页 |
| 4.1.2 相位测频 | 第27-28页 |
| 4.2 全同步测频的工作原理 | 第28-32页 |
| 4.2.1 全同步测量误差分析 | 第28-29页 |
| 4.2.2 全同步测频原理图 | 第29-32页 |
| 第五章 设计方案 | 第32-45页 |
| 5.1 信号模块 | 第32-37页 |
| 5.1.1 整形模块 | 第32-33页 |
| 5.1.2 EPM240T100C5 介绍 | 第33-36页 |
| 5.1.3 同步检验电路 | 第36-37页 |
| 5.2 频率测量模块 | 第37-44页 |
| 5.2.1 数据计数器 | 第37-38页 |
| 5.2.2 乘法器模块 | 第38-40页 |
| 5.2.3 对数据的除法处理 | 第40-41页 |
| 5.2.4 信号控制 | 第41-42页 |
| 5.2.5 BCD 码转换 | 第42-43页 |
| 5.2.6 LED 显示模块 | 第43-44页 |
| 5.3 本章小结 | 第44-45页 |
| 第六章 结论与展望 | 第45-47页 |
| 致谢 | 第47-48页 |
| 参考文献 | 第48-52页 |
| 攻读硕士期间发表的论文 | 第52-53页 |
| 详细摘要 | 第53-59页 |
