| 摘要 | 第5-6页 |
| ABSTRACT | 第6页 |
| 第一章 绪论 | 第9-19页 |
| 1.1 研究背景与意义 | 第9-10页 |
| 1.2 国内外研究动态 | 第10-17页 |
| 1.2.1 毫米波成像系统 | 第10-16页 |
| 1.2.2 图像预处理方法的硬件实现 | 第16-17页 |
| 1.3 本文主要内容和章节安排 | 第17-19页 |
| 第二章 无源毫米波成像系统及预处理单元基础理论 | 第19-31页 |
| 2.1 无源毫米波成像系统的基础理论 | 第19-24页 |
| 2.1.1 黑体辐射特性 | 第19-20页 |
| 2.1.2 温度、毫米波功率与无源毫米波成像的关系 | 第20-24页 |
| 2.2 无源毫米波近场成像系统总体设计方案 | 第24-27页 |
| 2.2.1 系统结构设计方案 | 第24-25页 |
| 2.2.2 系统关键技术指标分析 | 第25-27页 |
| 2.3 基于FPGA的开发设计 | 第27-28页 |
| 2.4 无源毫米波图像预处理算法理论 | 第28-30页 |
| 2.4.1 中值滤波 | 第28-29页 |
| 2.4.2 最陡下降法 | 第29-30页 |
| 2.5 本章小结 | 第30-31页 |
| 第三章 数据采集单元的设计和实现 | 第31-52页 |
| 3.1 数据采集单元方案设计和主要功能介绍 | 第31-33页 |
| 3.2 数据采集单元主要器件选型 | 第33-37页 |
| 3.2.1 差分运放+AD选型 | 第33-36页 |
| 3.2.2 FPGA选型 | 第36-37页 |
| 3.3 数据采集单元电路设计 | 第37-41页 |
| 3.3.1 信号调理和采集电路 | 第38页 |
| 3.3.2 FPGA配置电路 | 第38-39页 |
| 3.3.3 电源模块设计 | 第39-41页 |
| 3.4 通信接.设计 | 第41-43页 |
| 3.4.1 FPGA与AD接.设计 | 第41页 |
| 3.4.2 FPGA与ARM、伺服控制DSP接.设计 | 第41-42页 |
| 3.4.3 FPGA与信号处理机DSP接.设计 | 第42-43页 |
| 3.5 数据采集单元PCB设计与实现 | 第43-44页 |
| 3.6 数字采集单元数字逻辑程序设计 | 第44-51页 |
| 3.6.1 复位和时钟产生模块 | 第44-45页 |
| 3.6.2 串.（UART）控制模块 | 第45-46页 |
| 3.6.3 AD控制模块 | 第46-48页 |
| 3.6.4 数据分流与存储模块 | 第48-49页 |
| 3.6.5 EMIF接.控制模块 | 第49-51页 |
| 3.7 本章小结 | 第51-52页 |
| 第四章 数据采集单元硬件测试 | 第52-64页 |
| 4.1 输入电压与采集电压间线性关系 | 第52-54页 |
| 4.2 通道数据采集实验 | 第54-56页 |
| 4.2.1 单通道数据采集实验 | 第54-55页 |
| 4.2.2 24通道数据采集实验 | 第55-56页 |
| 4.3 AD采样性能分析 | 第56-61页 |
| 4.3.1 AD有效位数测试 | 第57-60页 |
| 4.3.2 AD电压灵敏度测试 | 第60-61页 |
| 4.3.3 AD温度灵敏度测试 | 第61页 |
| 4.4 系统后端部分联调实验 | 第61-63页 |
| 4.5 本章小结 | 第63-64页 |
| 第五章 无源毫米波图像预处理算法的实现 | 第64-76页 |
| 5.1 快速中值滤波算法的实现 | 第64-69页 |
| 5.1.1 快速中值滤波算法 | 第64-66页 |
| 5.1.2 快速中值滤波算法的实现方法 | 第66-69页 |
| 5.2 神将网络算法的实现 | 第69-73页 |
| 5.2.1 神经网络算法 | 第70-71页 |
| 5.2.2 神经网络算法的实现方法 | 第71-73页 |
| 5.3 实验验证结果 | 第73-75页 |
| 5.3.1 快速中值滤波算法验证结果 | 第73-74页 |
| 5.3.2 神经网络算法验证结果 | 第74-75页 |
| 5.4 本章小结 | 第75-76页 |
| 第六章 结束语 | 第76-78页 |
| 6.1 工作总结 | 第76页 |
| 6.2 工作展望 | 第76-78页 |
| 致谢 | 第78-79页 |
| 参考文献 | 第79-82页 |
| 硕士期间取得的研究成果 | 第82-83页 |