基于FPGA的静态图像数字水印处理的实现
| 摘要 | 第1-4页 |
| Abstract | 第4-9页 |
| 第一章 绪论 | 第9-14页 |
| ·课题的背景和意义 | 第9-10页 |
| ·数字水印的现状和发展趋势 | 第10-11页 |
| ·FPGA的现状和发展趋势 | 第11-12页 |
| ·本文研究内容及结构 | 第12-14页 |
| 第二章 数字图像水印算法 | 第14-20页 |
| ·数字图像水印的分类 | 第14-17页 |
| ·空间域数字图像水印算法 | 第14-15页 |
| ·变换域数字图像水印算法 | 第15-17页 |
| ·结合变换域与空间域的数字图像水印算法 | 第17-19页 |
| ·水印的选择 | 第17-18页 |
| ·系数的选择 | 第18页 |
| ·水印的嵌入 | 第18-19页 |
| ·本章小结 | 第19-20页 |
| 第三章 数字图像水印系统的设计 | 第20-27页 |
| ·数字水印处理系统功能设计 | 第20页 |
| ·数字水印处理系统设计流程 | 第20-21页 |
| ·SOPC的设计思想 | 第21-23页 |
| ·SOPC的概述 | 第21-22页 |
| ·SOPC系统的IP核 | 第22-23页 |
| ·硬件结构介绍 | 第23-24页 |
| ·软件结构介绍 | 第24页 |
| ·系统开发平台 | 第24-26页 |
| ·本章小结 | 第26-27页 |
| 第四章 系统硬件设计 | 第27-49页 |
| ·系统硬件模块架构 | 第27-30页 |
| ·FPGA内部硬件模块 | 第27-28页 |
| ·硬件开发流程 | 第28-29页 |
| ·Avalon总线介绍 | 第29-30页 |
| ·DCT2及IDCT2硬件模块算法部分的设计 | 第30-37页 |
| ·DCT2及IDCT2硬件模块工作原理 | 第30页 |
| ·DCT2及IDCT2硬件模块搭建 | 第30-37页 |
| ·DCT2及IDCT2硬件模块时序部分的设计 | 第37-41页 |
| ·FIFO的设置 | 第37-39页 |
| ·时序电路的设计 | 第39-41页 |
| ·模块的Avalon总线接口 | 第41-42页 |
| ·SOPC Builder的搭建 | 第42-47页 |
| ·SOPC Builder概述 | 第42-43页 |
| ·在SOPC Builder中搭建系统 | 第43-44页 |
| ·zidct.v的配置 | 第44-45页 |
| ·SDRAM的配置 | 第45-46页 |
| ·系统生成 | 第46-47页 |
| ·本章小结 | 第47-49页 |
| 第五章 系统的软件设计 | 第49-58页 |
| ·Nios Ⅱ概述 | 第49-50页 |
| ·NiosⅡ系统软件设计 | 第50-57页 |
| ·SD卡读写模块 | 第52-53页 |
| ·图像编码模块 | 第53-55页 |
| ·数字水印嵌入模块 | 第55-57页 |
| ·本章小结 | 第57-58页 |
| 第六章 系统的调试与验证 | 第58-64页 |
| ·系统调试方案 | 第58页 |
| ·实验结果比较 | 第58-61页 |
| ·Cox算法在本系统中的实现 | 第61-62页 |
| ·系统主要性能参数 | 第62-63页 |
| ·本章小结 | 第63-64页 |
| 第七章 总结与展望 | 第64-66页 |
| ·论文工作总结 | 第64-65页 |
| ·工作展望 | 第65-66页 |
| 致谢 | 第66-67页 |
| 参考文献 | 第67-70页 |
| 附录A:攻读学位期间发表论文及取得成果 | 第70-72页 |
| 附录B:二维DCT变换模块顶层文件 | 第72-74页 |
| 附录C:数字水印嵌入部分程序 | 第74-75页 |
