一种高性能DSP芯片中寄存器文件的设计与实现
| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 目录 | 第6-8页 |
| 第1章 绪论 | 第8-12页 |
| 1.1 课题背景及研究目的与意义 | 第8-9页 |
| 1.2 寄存器文件的相关研究 | 第9-10页 |
| 1.3 本文研究内容及结构安排 | 第10-12页 |
| 第2章 寄存器文件总体结构设计及相关技术 | 第12-17页 |
| 2.1 寄存器文件总体结构设计 | 第12-13页 |
| 2.2 全定制设计技术 | 第13-16页 |
| 2.3 本章小结 | 第16-17页 |
| 第3章 寄存器文件电路设计 | 第17-36页 |
| 3.1 存储单元的设计与优化 | 第17-25页 |
| 3.1.1 电路结构 | 第17-20页 |
| 3.1.2 性能优化 | 第20-22页 |
| 3.1.3 噪声优化 | 第22-25页 |
| 3.2 译码器设计与优化 | 第25-27页 |
| 3.2.1 读写译码器的电路设计 | 第25-27页 |
| 3.2.2 读写译码方式 | 第27页 |
| 3.3 时钟策略 | 第27-31页 |
| 3.3.1 脉冲产生电路 | 第28页 |
| 3.3.2 延时电路 | 第28-29页 |
| 3.3.3 控制时钟的分析 | 第29-31页 |
| 3.4 定向通路的设计与优化 | 第31-35页 |
| 3.4.1 译码模块电路设计 | 第31-32页 |
| 3.4.2 数据选择模块 | 第32-35页 |
| 3.5 本章小结 | 第35-36页 |
| 第4章 寄存器文件的版图设计 | 第36-43页 |
| 4.1 版图设计 | 第36-37页 |
| 4.2 版图优化 | 第37-40页 |
| 4.2.1 紧凑版图技术 | 第37-38页 |
| 4.2.2 可靠性优化 | 第38-40页 |
| 4.2.3 参数调整 | 第40页 |
| 4.3 版图验证 | 第40-41页 |
| 4.4 版图后仿 | 第41-42页 |
| 4.5 本章小结 | 第42-43页 |
| 第5章 寄存器文件的时序建库 | 第43-48页 |
| 5.1 时序信息的抽取 | 第43-44页 |
| 5.2 延迟弧的时序测量 | 第44页 |
| 5.3 采样点的选取 | 第44-45页 |
| 5.4 时序建库 | 第45-47页 |
| 5.5 本章小结 | 第47-48页 |
| 结论 | 第48-49页 |
| 参考文献 | 第49-54页 |
| 致谢 | 第54页 |
