| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 第1章 绪论 | 第11-19页 |
| 1.1 研究背景 | 第11-15页 |
| 1.1.1 指令级并行 | 第11-12页 |
| 1.1.2 SMD编译优化 | 第12-13页 |
| 1.1.3 分簇体系结构的VLIW DSP | 第13-14页 |
| 1.1.4 分簇VLIW DSP对编译器的挑战 | 第14-15页 |
| 1.2 研究内容与意义 | 第15-16页 |
| 1.2.1 研究内容 | 第15页 |
| 1.2.2 研究意义 | 第15-16页 |
| 1.3 论文组织 | 第16-19页 |
| 第2章 硬件平台及编译基础设施 | 第19-29页 |
| 2.1 BWDSP概述 | 第19页 |
| 2.2 BWDSP体系结构 | 第19-23页 |
| 2.2.1 硬件架构 | 第19-21页 |
| 2.2.2 指令集 | 第21-23页 |
| 2.3 Open64编译基础设施 | 第23-24页 |
| 2.3.1 Open64编译器概述 | 第23页 |
| 2.3.2 Open64体系结构 | 第23-24页 |
| 2.4 Open64后端中间表示 | 第24-28页 |
| 2.4.1 中间表示WHIRL | 第24-26页 |
| 2.4.2 中间表示CGIR | 第26-27页 |
| 2.4.3 WHIRL到CGIR的转换 | 第27-28页 |
| 2.5 本章小结 | 第28-29页 |
| 第3章 基于中间语言WHIRL的SIMD编译优化技术 | 第29-47页 |
| 3.1 引言 | 第29页 |
| 3.2 循环嵌套优化 | 第29-33页 |
| 3.3 SMD编译优化实现框架概述 | 第33-34页 |
| 3.4 SIMD编译优化预分析 | 第34-37页 |
| 3.4.1 确定可向量化候选循环 | 第34-35页 |
| 3.4.2 SIMD预优化 | 第35-37页 |
| 3.5 SIMD代码生成 | 第37-39页 |
| 3.6 intrinsic机制实现 | 第39-42页 |
| 3.7 实验结果与分析 | 第42-45页 |
| 3.8 本章小结 | 第45-47页 |
| 第4章 面向BWDSP的编译器后端SIMD编译相关优化 | 第47-67页 |
| 4.1 引言 | 第47页 |
| 4.2 OCC编译器后端优化模块框架 | 第47-48页 |
| 4.3 机器描述 | 第48-50页 |
| 4.4 SIMD指令注释 | 第50-54页 |
| 4.5 SIMD指令分簇 | 第54-59页 |
| 4.5.1 地址寄存器优化 | 第54-55页 |
| 4.5.2 SIMD指令分簇 | 第55-59页 |
| 4.6 SIMD分簇寄存器分配 | 第59-61页 |
| 4.7 SIMD指令调度 | 第61-62页 |
| 4.8 SIMD汇编输出 | 第62-63页 |
| 4.9 实验结果与分析 | 第63-65页 |
| 4.10 本章小结 | 第65-67页 |
| 第5章 总结 | 第67-71页 |
| 5.1 本文工作 | 第67-68页 |
| 5.2 本文工作对BWDSP应用领域的意义和价值 | 第68页 |
| 5.3 本文贡献与创新之处 | 第68-69页 |
| 5.4 进一步工作 | 第69-71页 |
| 参考文献 | 第71-73页 |
| 附录1 插图索引 | 第73-74页 |
| 附录2 表格索引 | 第74-75页 |
| 致谢 | 第75-77页 |
| 在读期间发表的学术论文 | 第77-79页 |
| 攻读学位期间参加的科研项目 | 第79页 |