基于FPGA的深度学习加速器设计与实现
| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 第1章 绪论 | 第15-19页 |
| 1.1 课题背景及意义 | 第15-16页 |
| 1.2 国内外研究现状 | 第16-17页 |
| 1.2.1 加速技术 | 第16-17页 |
| 1.2.2 研究现状 | 第17页 |
| 1.3 本文主要工作 | 第17-18页 |
| 1.4 论文组织安排 | 第18-19页 |
| 第2章 相关技术基础 | 第19-35页 |
| 2.1 深度学习的基本概念 | 第19-31页 |
| 2.1.1 人工神经网络简介 | 第19-21页 |
| 2.1.2 深度学习简介 | 第21-22页 |
| 2.1.3 网络拓扑结构 | 第22-26页 |
| 2.1.4 相关算法介绍 | 第26-31页 |
| 2.2 软硬件协同设计 | 第31-33页 |
| 2.2.1 软硬件协同计算模型 | 第31-32页 |
| 2.2.2 设计流程 | 第32-33页 |
| 2.3 硬件加速技术介绍 | 第33-34页 |
| 2.4 本章小结 | 第34-35页 |
| 第3章 加速器系统设计 | 第35-61页 |
| 3.1 算法分析 | 第35-44页 |
| 3.1.1 预测算法 | 第35-38页 |
| 3.1.2 训练算法 | 第38-42页 |
| 3.1.3 关键技术分析 | 第42-44页 |
| 3.2 加速器设计 | 第44-54页 |
| 3.2.1 前向计算模块 | 第45-52页 |
| 3.2.2 权值更新模块 | 第52-54页 |
| 3.2.3 设计说明 | 第54页 |
| 3.3 驱动及编程接口设计 | 第54-60页 |
| 3.3.1 系统框架 | 第54-55页 |
| 3.3.2 驱动程序设计 | 第55-57页 |
| 3.3.3 调用接口API封装 | 第57-60页 |
| 3.4 本章小结 | 第60-61页 |
| 第4章 实验验证和分析 | 第61-83页 |
| 4.1 实验环境介绍 | 第61-63页 |
| 4.2 性能和能耗趋势 | 第63-68页 |
| 4.2.1 预测过程 | 第63-65页 |
| 4.2.2 训练过程 | 第65-68页 |
| 4.3 性能分布 | 第68-79页 |
| 4.3.1 预测过程 | 第70-73页 |
| 4.3.2 训练过程 | 第73-78页 |
| 4.3.3 小结 | 第78-79页 |
| 4.4 各模块功耗及资源利用率 | 第79页 |
| 4.5 误差分析 | 第79-81页 |
| 4.6 本章小结 | 第81-83页 |
| 第5章 总结与展望 | 第83-85页 |
| 5.1 工作总结 | 第83-84页 |
| 5.2 存在问题和展望 | 第84-85页 |
| 参考文献 | 第85-89页 |
| 致谢 | 第89-91页 |
| 在读期间参加的科研项目 | 第91-93页 |
| 在读期间发表的学术论文与取得的研究成果 | 第93页 |
