| 摘要 | 第4-5页 |
| ABSTRACT | 第5-6页 |
| 缩略语 | 第9-10页 |
| 第一章 绪论 | 第10-14页 |
| 1.1 研究背景及意义 | 第10-12页 |
| 1.1.1 MIMO通信系统的发展背景 | 第10-11页 |
| 1.1.2 SC-FDE传输模式的优势分析 | 第11页 |
| 1.1.3 研究MIMO-SCFDE通信系统的意义 | 第11-12页 |
| 1.2 MIMO-SCFDE通信系统的研究现状 | 第12-13页 |
| 1.3 论文结构和内容安排 | 第13-14页 |
| 第二章 超低信噪比环境下的MIMO-SCFDE通信系统 | 第14-30页 |
| 2.1 MIMO通信系统基本原理 | 第14-19页 |
| 2.1.1 MIMO通信系统 | 第14-16页 |
| 2.1.2 空时编码 | 第16-19页 |
| 2.2 SC-FDE技术基本原理 | 第19-24页 |
| 2.2.1 信道估计原理 | 第19-20页 |
| 2.2.2 频域均衡原理 | 第20-23页 |
| 2.2.3 SC-FDE原理 | 第23-24页 |
| 2.3 MIMO-SCFDE系统设计 | 第24-29页 |
| 2.3.1 系统设计的问题 | 第24-25页 |
| 2.3.2 空间分集技术 | 第25-26页 |
| 2.3.3 中频调制解调 | 第26-29页 |
| 2.4 本章小结 | 第29-30页 |
| 第三章 硬件平台设计 | 第30-53页 |
| 3.1 系统电源设计 | 第30-38页 |
| 3.1.1 公共电源设计 | 第31-32页 |
| 3.1.2 FPGA电源设计 | 第32-36页 |
| 3.1.3 ADC、DAC芯片电源设计 | 第36-37页 |
| 3.1.4 其他电源设计 | 第37-38页 |
| 3.2 系统时钟设计 | 第38-43页 |
| 3.2.1 AD9523-1时钟产生方案 | 第39-42页 |
| 3.2.2 CDCE62005时钟产生方案 | 第42-43页 |
| 3.3 中频接口 | 第43-47页 |
| 3.3.1 发送端中频接口 | 第43-45页 |
| 3.3.2 接收端中频接口 | 第45-47页 |
| 3.4 其他接口 | 第47-51页 |
| 3.4.1 DDR3 | 第48-50页 |
| 3.4.2 千兆以太网口 | 第50页 |
| 3.4.3 GTX | 第50-51页 |
| 3.5 本章小结 | 第51-53页 |
| 第四章 MIMO-SCFDE通信系统的FPGA实现 | 第53-64页 |
| 4.1 FPGA芯片介绍 | 第53页 |
| 4.2 发送端实现 | 第53-54页 |
| 4.3 中频发送与接收实现 | 第54-56页 |
| 4.3.1 中频发送 | 第54-55页 |
| 4.3.2 中频接收 | 第55-56页 |
| 4.4 接收端实现 | 第56-57页 |
| 4.5 其他 | 第57-62页 |
| 4.5.1 DDR3存取的FPGA实现 | 第57-60页 |
| 4.5.2 千兆以太网的FPGA实现 | 第60-62页 |
| 4.5.3 基于GTX的高速口实现 | 第62页 |
| 4.6 室内和野外测试 | 第62-63页 |
| 4.7 本章小结 | 第63-64页 |
| 第五章 结束语 | 第64-66页 |
| 5.1 本文主要研究成果 | 第64-65页 |
| 5.2 下一步工作 | 第65-66页 |
| 参考文献 | 第66-69页 |
| 致谢 | 第69-70页 |
| 攻读学位期间发表或已录用的学术论文 | 第70页 |
