| 摘要 | 第4-5页 |
| ABSTRACT | 第5-6页 |
| 第一章 绪论 | 第9-13页 |
| 1.1 论文研究意义及应用背景 | 第9-10页 |
| 1.2 TD-SCDMA系统的关键技术 | 第10-11页 |
| 1.3 论文主要工作及章节安排 | 第11-13页 |
| 第二章 TD-SCDMA下行同步算法及物理层控制框架 | 第13-27页 |
| 2.1 TD-SCDMA网络结构 | 第13-15页 |
| 2.1.1 UMTS网络结构 | 第13页 |
| 2.1.2 TD-SCDMA空中接口 | 第13-15页 |
| 2.2 物理层软件框架 | 第15-20页 |
| 2.2.1 TD-SCDMA帧结构 | 第15-16页 |
| 2.2.2 TD-SCDMA时隙结构 | 第16-18页 |
| 2.2.3 TD-SCDMA链路框架 | 第18-19页 |
| 2.2.4 TD-SCDMA物理层过程 | 第19-20页 |
| 2.3 下行同步过程和关键算法 | 第20-26页 |
| 2.3.1 DwPTS搜索算法 | 第20-23页 |
| 2.3.2 频偏估计算法 | 第23-25页 |
| 2.3.3 基本Midamble码和扰码识别 | 第25-26页 |
| 2.3.4 控制复帧同步 | 第26页 |
| 2.4 本章小结 | 第26-27页 |
| 第三章 Tensilica多核DSP及Maxim射频芯片接口介绍 | 第27-47页 |
| 3.1 DSP技术简介 | 第27-29页 |
| 3.2 Tensilica多核DSP介绍 | 第29-38页 |
| 3.2.1 ConnX BSP3核 | 第31-32页 |
| 3.2.2 ConnX BBE16核 | 第32-34页 |
| 3.2.3 ConnX SSP16核 | 第34-36页 |
| 3.2.4 ConnX Turbol6MS核 | 第36-37页 |
| 3.2.5 Tensilica Atlas方案核间关系和内存模型 | 第37-38页 |
| 3.3 Maxim射频芯片接口介绍 | 第38-45页 |
| 3.4 本章小结 | 第45-47页 |
| 第四章 TD-SCDMA下行同步与物理层控制设计 | 第47-69页 |
| 4.1 TD-SCDMA下行同步设计 | 第47-54页 |
| 4.1.1 DwPTS搜索算法比较 | 第47-48页 |
| 4.1.2 频偏估计算法比较 | 第48-53页 |
| 4.1.3 下行同步方案设计 | 第53-54页 |
| 4.2 TD-SCDMA物理层控制设计 | 第54-68页 |
| 4.2.1 TD-SCDMA多核逻辑分工 | 第55页 |
| 4.2.2 TD-SCDMA多核任务分工 | 第55-56页 |
| 4.2.3 TD-SCDMA物理层数据流设计 | 第56-57页 |
| 4.2.4 TD-SCDMA物理层接口方案设计 | 第57-62页 |
| 4.2.5 多核芯片平台启动方案 | 第62-63页 |
| 4.2.6 DSP核间数据传输方案 | 第63-64页 |
| 4.2.7 DSP核内存分配方案 | 第64-66页 |
| 4.2.8 DSP核任务执行方案 | 第66-68页 |
| 4.3 本章小结 | 第68-69页 |
| 第五章 多核DSP实现优化及实现结论 | 第69-85页 |
| 5.1 多核DSP算法优化 | 第69-78页 |
| 5.1.1 各核优化方法介绍 | 第70-77页 |
| 5.1.2 下行同步信号处理优化 | 第77-78页 |
| 5.2 TD-SCDMA物理层实现性能分析 | 第78-82页 |
| 5.2.1 下行同步性能分析 | 第78-79页 |
| 5.2.2 多核DSP内存分配分析 | 第79-81页 |
| 5.2.3 多核DSP时间分析 | 第81-82页 |
| 5.3 本章小结 | 第82-85页 |
| 第六章 结束语 | 第85-87页 |
| 6.1 论文总结 | 第85-86页 |
| 6.2 论文进一步研究方向 | 第86-87页 |
| 参考文献 | 第87-89页 |
| 致谢 | 第89-91页 |
| 攻读学位期间发表的学术论文 | 第91页 |
