| 摘要 | 第8-9页 |
| ABSTRACT | 第9页 |
| 第1章 绪论 | 第10-15页 |
| 1.1 课题背景 | 第10-11页 |
| 1.2 课题意义 | 第11页 |
| 1.3 国内外现状 | 第11-13页 |
| 1.4 课题的研究内容及设计方法 | 第13页 |
| 1.5 本文的组织结构 | 第13-15页 |
| 第2章 开发平台及工具介绍 | 第15-25页 |
| 2.1 开发平台介绍 | 第15-18页 |
| 2.1.1 “Net.M Core万兆网络多核处理器”项目简介 | 第15-16页 |
| 2.1.2 Altera Stratix Ⅳ GT 100G开发平台介绍 | 第16-18页 |
| 2.2 FPGA及FPGA开发工具介绍 | 第18-25页 |
| 2.2.1 FPGA技术 | 第18页 |
| 2.2.2 FPGA的配置方式 | 第18-19页 |
| 2.2.3 SOPC技术 | 第19-20页 |
| 2.2.4 FPGA及SOPC设计流程 | 第20-21页 |
| 2.2.5 Quartus Ⅱ开发环境介绍 | 第21-22页 |
| 2.2.6 Altera Nios Ⅱ命令行工具介绍 | 第22页 |
| 2.2.7 uClinux简介 | 第22-25页 |
| 第3章 课题需求分析及系统方案设计 | 第25-33页 |
| 3.1 课题需求分析 | 第25页 |
| 3.2 总体方案设计 | 第25-28页 |
| 3.3 系统硬件方案 | 第28-29页 |
| 3.4 系统软件方案 | 第29-33页 |
| 3.4.1 NOR Flash存储器区域划分 | 第31-32页 |
| 3.4.2 CGI程序工作流程图 | 第32-33页 |
| 第4章 硬件系统设计 | 第33-63页 |
| 4.1 配置控制器设计 | 第33-41页 |
| 4.1.1 Max Ⅱ CPLD简介 | 第34-35页 |
| 4.1.2 PFL IP模块介绍 | 第35-37页 |
| 4.1.3 PFL IP模块实例化 | 第37-41页 |
| 4.1.4 Max Ⅱ CPLD的配置 | 第41页 |
| 4.2 SOPC设计 | 第41-63页 |
| 4.2.1 Stratix Ⅳ FPGA简介 | 第41-42页 |
| 4.2.2 Avalon总线简介 | 第42-44页 |
| 4.2.3 NiosⅡ Linux CPU实例化 | 第44-47页 |
| 4.2.4 CFI Flash接口设计 | 第47-50页 |
| 4.2.5 DDR3 SDRAM接口设计 | 第50-54页 |
| 4.2.6 远程通信接口设计 | 第54-59页 |
| 4.2.7 Qsys互联与硬件系统生成 | 第59-61页 |
| 4.2.8 硬件系统功能验证 | 第61-63页 |
| 第5章 软件系统设计与系统测试 | 第63-71页 |
| 5.1 开发平台的搭建 | 第63-64页 |
| 5.2 uClinux移植与剪裁 | 第64-65页 |
| 5.3 系统应用开发 | 第65-67页 |
| 5.3.1 IO驱动设计 | 第65-66页 |
| 5.3.2 BOA Web服务器搭建与CGI程序设计 | 第66-67页 |
| 5.4 系统联合测试 | 第67-71页 |
| 第6章 总结与展望 | 第71-73页 |
| 参考文献 | 第73-76页 |
| 致谢 | 第76-77页 |
| 附件 | 第77页 |
