| 摘要 | 第1-4页 |
| ABSTRACT | 第4-9页 |
| 主要符号说明 | 第9-10页 |
| 第一章 绪论 | 第10-13页 |
| ·前言 | 第10-11页 |
| ·可逆逻辑现状 | 第11-12页 |
| ·本文主要的研究内容以及论文结构 | 第12-13页 |
| 第二章 量子可逆逻辑线路的基础知识 | 第13-23页 |
| ·量子比特 | 第13-14页 |
| ·量子可逆逻辑函数及量子可逆实现 | 第14-16页 |
| ·基本量子可逆门 | 第16-22页 |
| ·量子非门 | 第16-17页 |
| ·量子 V 门 | 第17页 |
| ·量子受控非门（Feynman gate, FG） | 第17-19页 |
| ·二比特量子受控V 或V 门 | 第19页 |
| ·量子 Peres 门（PG） | 第19-21页 |
| ·可容错量子可逆门—F2G 门 | 第21-22页 |
| ·量子可逆线路评价指标 | 第22页 |
| ·本章小结 | 第22-23页 |
| 第三章 可容错可逆 BCD 加法线路优化设计 | 第23-43页 |
| ·可容错量子可逆门 | 第23-31页 |
| ·量子 Fredkin 门 | 第23-24页 |
| ·可容错量子 ZPLG 门 | 第24-27页 |
| ·可容错量子可逆门 ZQCG | 第27-29页 |
| ·可容错量子可逆门 ZCG | 第29-31页 |
| ·最优化可容错可逆量子 BCD 加法电路设计 | 第31-35页 |
| ·可容错可逆四位行波进位加法器(串行进位加法器) | 第32页 |
| ·可容错量子可逆 BCD 溢出检测逻辑电路 | 第32-33页 |
| ·可容错量子可逆 BCD 溢出纠错逻辑电路 | 第33-35页 |
| ·最优化可容错可逆量子跳跃进位 BCD 加法电路设计 | 第35-37页 |
| ·可容错量子跳跃进位逻辑电路 | 第35-37页 |
| ·可容错可逆 BCD 加法器性能分析 | 第37-42页 |
| ·基本属性 | 第37-38页 |
| ·ZPLG 门作为可容错可逆全加法器性能分析 | 第38-39页 |
| ·可容错可逆 BCD 溢出检测逻辑电路的性能分析 | 第39页 |
| ·常规可容错可逆 BCD 加法线路性能分析 | 第39页 |
| ·跳跃进位可容错可逆 BCD 加法线路性能分析 | 第39-40页 |
| ·构造 N 位可容错可逆 BCD 加法线路性能分析 | 第40-42页 |
| ·本章小结 | 第42-43页 |
| 第四章 可逆 BCD 减法电路及 ALU 优化设计 | 第43-57页 |
| ·可逆逻辑门 | 第43-48页 |
| ·TR 门 | 第43-44页 |
| ·4×4 Toffoli 门 | 第44-45页 |
| ·可逆 RGZG 门 | 第45-48页 |
| ·可逆 BCD 减法器 | 第48-51页 |
| ·四位可逆行波进位减法器 | 第48-49页 |
| ·可逆 BCD 减法器溢出纠正逻辑 | 第49-50页 |
| ·可逆 BCD 减法电路性能分析 | 第50-51页 |
| ·仿真 | 第51页 |
| ·可逆 ALU | 第51-56页 |
| ·基本操作 | 第51-52页 |
| ·构成 ALU 框架结构 | 第52-53页 |
| ·可逆 ALU 实现图 | 第53-54页 |
| ·可逆 ALU 性能分析 | 第54-55页 |
| ·仿真 | 第55-56页 |
| ·本章小结 | 第56-57页 |
| 第五章 可逆 BCD 加/减法电路 | 第57-68页 |
| ·可逆逻辑门 | 第57-59页 |
| ·Modified Toffoli 门 | 第57-58页 |
| ·MTSG 门 | 第58-59页 |
| ·可逆 BCD 加/减法逻辑电路 | 第59-65页 |
| ·可逆行波进位四位二进制加/减法电路 | 第60-62页 |
| ·可逆 BCD 加/减法器溢出检测逻辑电路 | 第62-64页 |
| ·可逆 BCD 加/减法器溢出纠正逻辑电路 | 第64-65页 |
| ·可逆 BCD 加/减法电路的性能分析 | 第65-67页 |
| ·可逆行波进位四位二进制加/减法电路性能分析 | 第65-66页 |
| ·可控制可逆 BCD 加/减法电路性能分析 | 第66-67页 |
| ·本章小结 | 第67-68页 |
| 第六章 总结与展望 | 第68-69页 |
| ·主要工作回顾 | 第68页 |
| ·今后的工作与展望 | 第68-69页 |
| 参考文献 | 第69-72页 |
| 个人简历 在读期间发表的学术论文及主持参与课题 | 第72-73页 |
| 致谢 | 第73页 |
