摘要 | 第1-12页 |
Abstract | 第12-14页 |
第一章 绪论 | 第14-30页 |
·处理器的可靠性问题 | 第14-15页 |
·处理器制造工艺不断进步 | 第14页 |
·多核技术的发展 | 第14-15页 |
·核间通信技术日益复杂 | 第15页 |
·基本概念与相关工作 | 第15-25页 |
·处理器容错研究基础 | 第15-19页 |
·故障传播行为相关研究 | 第19-20页 |
·容错技术相关研究 | 第20-25页 |
·课题研究内容 | 第25-27页 |
·硬件故障在以段为粒度的程序中的传播行为 | 第26页 |
·容错处理器实现技术 | 第26-27页 |
·本文的主要工作和创新 | 第27-28页 |
·论文结构 | 第28-30页 |
第二章 共享存储程序中单线程故障传播行为分析 | 第30-52页 |
·故障模型与程序抽象 | 第30-33页 |
·故障模型 | 第30-31页 |
·共享存储程序特点分析 | 第31-33页 |
·单线程错误传播行为概述 | 第33-41页 |
·基本定义 | 第33-36页 |
·指令级数据流错误传播行为分析 | 第36-40页 |
·错误传播与容错 | 第40-41页 |
·错误在指令段间传播行为分析 | 第41-48页 |
·DCFG 与程序段 | 第41-43页 |
·段内错误传播行为 | 第43-48页 |
·基于错误传播行为的错误定位 | 第48-51页 |
·错误定位方程 | 第49-51页 |
·错误定位算法 | 第51页 |
·基于错误定位分析的段式容错优化 | 第51页 |
·本章小结 | 第51-52页 |
第三章 基于共享变量并行程序的故障传播行为分析 | 第52-72页 |
·基于共享变量的并行程序分段模型 | 第52-54页 |
·基于共享变量的并行计算模型 | 第52-53页 |
·程序分段相关定义 | 第53-54页 |
·共享变量并行程序的分段结构 | 第54-56页 |
·故障在不同并行分段结构中的传播行为 | 第56-61页 |
·并行分段结构的转换 | 第61-67页 |
·分段结构转换可行性研究 | 第61-65页 |
·分段结构转换最优性研究 | 第65-67页 |
·存储一致性模型对故障传播行为的影响 | 第67-70页 |
·本章小结 | 第70-72页 |
第四章 BRO-SOC 框架与 DoubleRun 容错处理器核 | 第72-94页 |
·BRO-SOC 框架 | 第72-77页 |
·背景:SOR 模型 | 第72-73页 |
·BRO-SOC 框架思想 | 第73-74页 |
·BRO-SOC 框架定义 | 第74-77页 |
·DoubleRun 容错处理器核 | 第77-86页 |
·以往研究方案分析 | 第77-79页 |
·DoubleRun 设计方法学 | 第79-80页 |
·容错事务与同步事件间的关系 | 第80-81页 |
·DoubleRun 执行模型 | 第81-82页 |
·DoubleRun 体系结构实现 | 第82-86页 |
·实验评估 | 第86-89页 |
·实验设置 | 第86-87页 |
·DoubleRun 性能评估 | 第87-88页 |
·容错计算时空开销 | 第88-89页 |
·相关研究-用 SOCn模型总结以往研究方案 | 第89-91页 |
·本章小结 | 第91-94页 |
第五章 DoubleRun-MP:在并行环境下扩展 DoubleRun | 第94-118页 |
·问题的提出 | 第94-95页 |
·设计概览 | 第95-98页 |
·共享内存并行环境下的容错事务 | 第98-103页 |
·划分并行程序得到容错事务 | 第99-102页 |
·排序容错事务 | 第102-103页 |
·DoubleRun-MP 体系结构实现 | 第103-111页 |
·多版本状态缓存实现 | 第103-105页 |
·cache 一致性协议 | 第105-107页 |
·冗余执行一致性 | 第107-110页 |
·状态提交与回滚机制 | 第110-111页 |
·与存储一致性模型的兼容性 | 第111页 |
·实验评估 | 第111-116页 |
·实验设置 | 第111-113页 |
·实验结果 | 第113-116页 |
·本章小结 | 第116-118页 |
第六章 结论与展望 | 第118-122页 |
·工作总结 | 第118-119页 |
·研究展望 | 第119-122页 |
致谢 | 第122-124页 |
参考文献 | 第124-132页 |
作者在学期间取得的学术成果 | 第132-134页 |
作者在学期间参加的科研项目 | 第134页 |