| 摘要 | 第1-6页 |
| Abstract | 第6-9页 |
| 第一章 绪论 | 第9-13页 |
| ·研究背景及研究意义 | 第9页 |
| ·课题研究的创新点及关键技术 | 第9-10页 |
| ·本论文内容安排 | 第10-13页 |
| 第二章 雷达信号处理的基本理论 | 第13-21页 |
| ·脉冲压缩 | 第13-16页 |
| ·线性调频信号 | 第13-14页 |
| ·匹配滤波 | 第14-15页 |
| ·线性调频信号的脉冲压缩 | 第15-16页 |
| ·副瓣抑制 | 第16页 |
| ·动目标检测 | 第16-20页 |
| ·多普勒效应 | 第17-18页 |
| ·快时间维采样与慢时间维采样 | 第18-19页 |
| ·奈奎斯特采样准则 | 第18-19页 |
| ·快时间维采样 | 第19页 |
| ·慢时间维采样 | 第19页 |
| ·脉冲多普勒处理 | 第19-20页 |
| ·本章小结 | 第20-21页 |
| 第三章 基于基-2 算法的 8-1024 点可变点流水线型 FFT 处理器设计 | 第21-45页 |
| ·离散傅里叶变换和快速傅里叶变换 | 第21-26页 |
| ·可变点流水线型 FFT 处理器的硬件实现 | 第26-44页 |
| ·复数乘法的实现 | 第28-37页 |
| ·CORDIC 算法的原理 | 第28-30页 |
| ·CORDIC 算法的一些关键点 | 第30-31页 |
| ·基于 CORDIC 算法的复乘模块的硬件实现 | 第31-37页 |
| ·串并转换模块的硬件实现 | 第37-38页 |
| ·各级模块的硬件实现 | 第38-42页 |
| ·第一级模块 | 第38页 |
| ·第二级模块 | 第38-40页 |
| ·第三至第十级模块 | 第40-42页 |
| ·多路选择器模块 | 第42页 |
| ·并串转换模块的硬件实现 | 第42-43页 |
| ·倒位序模块的硬件设计 | 第43-44页 |
| ·本章小结 | 第44-45页 |
| 第四章 雷达信号处理机关键电路实现 | 第45-57页 |
| ·雷达信号处理机的总体架构 | 第45-46页 |
| ·数字脉冲压缩的实现方案以及脉冲压缩的硬件实现 | 第46-52页 |
| ·脉冲压缩中乒乓 RAM 的硬件实现 | 第47-49页 |
| ·脉冲压缩中的截位模块 | 第49-52页 |
| ·逆 FFT 模块的设计 | 第52页 |
| ·运动目标检测的硬件实现 | 第52-54页 |
| ·截位模块的硬件实现 | 第54-55页 |
| ·本章小结 | 第55-57页 |
| 第五章 雷达信号处理机关键模块验证 | 第57-69页 |
| ·8-1024 点可变点 FFT 处理器验证 | 第57-60页 |
| ·复数乘法模块中 CORDIC 硬件电路的验证 | 第57页 |
| ·FFT 处理器的硬件电路验证 | 第57-60页 |
| ·雷达信号处理机中脉冲压缩模块的验证 | 第60-62页 |
| ·脉冲压缩的 matlab 建模 | 第60页 |
| ·脉冲压缩模块的验证 | 第60-62页 |
| ·雷达信号处理机中运动目标检测模块的验证 | 第62-64页 |
| ·雷达信号处理机中截位模块的验证 | 第64页 |
| ·雷达信号处理机的验证 | 第64-67页 |
| ·本章小结 | 第67-69页 |
| 第六章 结束语 | 第69-71页 |
| 致谢 | 第71-73页 |
| 参考文献 | 第73-76页 |
| 研究成果 | 第76-77页 |