基于FPGA的以太网报文时间标定单元设计
| 摘要 | 第1-9页 |
| ABSTRACT | 第9-10页 |
| 第一章 绪论 | 第10-14页 |
| ·项目背景及研究意义 | 第10页 |
| ·变电站自动化的发展阶段 | 第10-12页 |
| ·由分立元件构成的自动装置阶段 | 第10-11页 |
| ·以微处理器为核心的智能化自动装置阶段 | 第11页 |
| ·变电站综合自动化系统阶段 | 第11-12页 |
| ·报文延迟产生的原因及分类 | 第12-13页 |
| ·章节安排 | 第13-14页 |
| 第二章 开发工具与IEC 61850简介 | 第14-22页 |
| ·FPGA简介 | 第14-15页 |
| ·FPGA的选型 | 第15页 |
| ·开发环境 | 第15-17页 |
| ·测试与验证用到的辅助工具介绍 | 第17-18页 |
| ·合并单元 | 第17-18页 |
| ·Ethereal | 第18页 |
| ·IEC 61850-9-1错误帧发送单元 | 第18页 |
| ·IEC 61850概述 | 第18-22页 |
| ·IEC 61850标准特点 | 第19-20页 |
| ·IEC 61850的根本目的 | 第20-21页 |
| ·IEC 61850-9-1的帧格式 | 第21-22页 |
| 第三章 以太网报文中添加时间戳的FPGA实现 | 第22-33页 |
| ·总体目标及框架 | 第22-23页 |
| ·模块功能描述 | 第23-24页 |
| ·PHY芯片DP83849IF的管理模块 | 第24-26页 |
| ·移位寄存器模块与帧头的检测 | 第26-27页 |
| ·计数器模块 | 第27页 |
| ·TPID模块 | 第27页 |
| ·CRC校验模块 | 第27-31页 |
| ·CRC的原理 | 第28-29页 |
| ·4位并行CRC-32校验码生成和校验模块的设计 | 第29-31页 |
| ·发送模块 | 第31-33页 |
| 第四章 系统的时间处理模块的FPGA实现 | 第33-42页 |
| ·外部时钟的来源 | 第33-34页 |
| ·IRIG-B码 | 第33页 |
| ·IEEE 1588协议 | 第33-34页 |
| ·被校时策略 | 第34-36页 |
| ·根据秒脉冲产生等间隔采样脉冲的三种方案 | 第36-40页 |
| ·整除法 | 第36-37页 |
| ·计数法 | 第37-39页 |
| ·改进型计数法 | 第39页 |
| ·以上三种方法的比较 | 第39-40页 |
| ·时间戳处理模块的FPGA实现 | 第40-42页 |
| ·均分模块的FPGA实现 | 第40页 |
| ·被校时模块的FPGA实现 | 第40-42页 |
| 第五章 系统模块验证与测试 | 第42-47页 |
| ·PHY芯片DP83849IF配置模块的测试 | 第42-44页 |
| ·CRC校验模块的检验 | 第44-46页 |
| ·时间戳与TPID模式检验与测试 | 第46页 |
| ·帧头的检测与验证 | 第46-47页 |
| 第六章 总结 | 第47-48页 |
| 参考文献 | 第48-51页 |
| 致谢 | 第51-52页 |
| 学位论文评阅及答辩情况表 | 第52页 |
