| 摘要 | 第1-3页 |
| ABSTRACT | 第3-7页 |
| 1 绪论 | 第7-13页 |
| ·论文研究背景及课题来源 | 第7-8页 |
| ·时间统一系统及其国内外发展现状 | 第8-9页 |
| ·论文研究目的 | 第9-10页 |
| ·论文的研究内容及文章结构安排 | 第10-13页 |
| 2 IRIG-B 时间码及其在时间统一系统中的应用 | 第13-19页 |
| ·IRIG 组织及 IRIG 时间码 | 第13-14页 |
| ·IRIG 组织 | 第13页 |
| ·IRIG 时间码 | 第13-14页 |
| ·IRIG-B 格式时间码 | 第14-16页 |
| ·码元识别 | 第15页 |
| ·时帧 | 第15页 |
| ·时间编码 | 第15-16页 |
| ·控制功能 | 第16页 |
| ·B 码的特点 | 第16页 |
| ·B 码在时间统一系统中的应用 | 第16-17页 |
| ·本章小结 | 第17-19页 |
| 3 GPS 授时及 SOPC 技术的时间同步方案 | 第19-31页 |
| ·常用的授时方法及其比较 | 第19-21页 |
| ·GPS 精密授时技术及其优势 | 第21-24页 |
| ·GPS 简介 | 第21-22页 |
| ·GPS 系统组成及授时原理 | 第22-24页 |
| ·GPS 用于高精度时间同步的优势 | 第24页 |
| ·FPGA 及 SOPC 技术 | 第24-27页 |
| ·FPGA 简介 | 第24-25页 |
| ·SOPC 技术 | 第25页 |
| ·NiosⅡ 软核处理器 | 第25-27页 |
| ·基于 NiosⅡ 的 SOPC 开发流程 | 第27页 |
| ·SOPC 技术运用于时间同步中的优势 | 第27-29页 |
| ·本章小结 | 第29-31页 |
| 4 B 码时间统一系统的设计与实现 | 第31-69页 |
| ·系统总体设计 | 第31-32页 |
| ·系统原理框图 | 第32-33页 |
| ·系统硬件设计 | 第33-43页 |
| ·GPS 接收机及其技术指标 | 第33-36页 |
| ·GPS 接收机与单片机接口电路 | 第36-37页 |
| ·C8051F340 单片机 B 码发生电路 | 第37-38页 |
| ·FPGA 的 B 码解调部分设计 | 第38-41页 |
| ·时统终端通信模块设计 | 第41-43页 |
| ·系统软件设计与仿真 | 第43-66页 |
| ·GPS OEM 板时间信息提取 | 第43-45页 |
| ·B 码编码部分设计 | 第45-48页 |
| ·B 码产生的外同步与内同步 | 第48-50页 |
| ·B 码解调部分设计 | 第50-53页 |
| ·同步脉冲信号产生模块 | 第53-54页 |
| ·解码中的两个重要电路 | 第54-59页 |
| ·Nios Ⅱ 通信模块设计 | 第59-66页 |
| ·基于 SOPC 的时统终端顶层模块构建 | 第66页 |
| ·本章小结 | 第66-69页 |
| 5 测试结果及误差分析 | 第69-77页 |
| ·时间统一系统结果测试 | 第69-73页 |
| ·B 码产生波形测试 | 第69-70页 |
| ·B 码解调波形测试 | 第70-71页 |
| ·同步脉冲信号输出 | 第71-73页 |
| ·时间同步误差测试与分析 | 第73-75页 |
| ·时间同步误差测量方法 | 第73-74页 |
| ·系统解码精度测试 | 第74页 |
| ·系统同步误差分析 | 第74-75页 |
| ·系统可靠性分析 | 第75-76页 |
| ·本章小结 | 第76-77页 |
| 6 总结与展望 | 第77-79页 |
| ·总结 | 第77页 |
| ·展望 | 第77-79页 |
| 参考文献 | 第79-83页 |
| 附录 | 第83-87页 |
| 攻读学位期间发表文章 | 第87-90页 |
| 致谢 | 第90页 |