| 摘要 | 第1-5页 |
| ABSTRACT | 第5-11页 |
| 第一章. 绪论 | 第11-15页 |
| ·数字电视简介 | 第11-12页 |
| ·TRIDENT QX 的时序和信号完整性的现状 | 第12-14页 |
| ·本文主要研究内容和章节安排 | 第14-15页 |
| 第二章. TRIDENT QX 系统时序问题 | 第15-28页 |
| ·TRIDENT PRO-QX 系统简介 | 第15-20页 |
| ·UMAC 模块 | 第16-18页 |
| ·MPEG2 解码子系统 | 第18-20页 |
| ·DDR2 的工作原理 | 第20-22页 |
| ·DDR2 功能框图 | 第22-25页 |
| ·TRIDENT QX 的时序问题 | 第25-27页 |
| ·时序分析基础 | 第25-26页 |
| ·Trident QX 与DDR2 的时序问题 | 第26-27页 |
| ·本章小结 | 第27-28页 |
| 第三章. TRIDENT QX 系统关键时序的设计与实现 | 第28-53页 |
| ·引言 | 第28页 |
| ·初始化内存与模式设定 | 第28-31页 |
| ·DDR2 SDRAM 内存初始化 | 第28-31页 |
| ·内存读写时序的实现 | 第31-37页 |
| ·BANK 激活时序 | 第31-32页 |
| ·读写存取时序 | 第32-33页 |
| ·突发读时序的控制 | 第33-34页 |
| ·突发写时序的控制 | 第34-35页 |
| ·预充电时序控制 | 第35-36页 |
| ·数据掩码时序（DM Function） | 第36-37页 |
| ·自动预充电时序 | 第37-41页 |
| ·带有自动预充电的突发读 | 第37-39页 |
| ·带有自动预充电的突发写 | 第39-41页 |
| ·刷新时序 | 第41-42页 |
| ·自动刷新命令（CAS# before RAS#刷新）的时序控制 | 第41页 |
| ·自刷新时序的实现 | 第41-42页 |
| ·DDR2 时序路径的时延设计 | 第42-47页 |
| ·公共时钟同步的时序路径 | 第42-46页 |
| ·源同步时序路径 | 第46-47页 |
| ·PCB 的时延设计 | 第47-50页 |
| ·TRIDENT QX 时序测试 | 第50-52页 |
| ·本章小结 | 第52-53页 |
| 第四章. TRIDENT QX 系统的信号完整性设计 | 第53-86页 |
| ·TRIDENT QX 系统信号完整性分析 | 第53-55页 |
| ·理想传输线分析 | 第53-55页 |
| ·Trident Qx 高速信号的波形传播 | 第55页 |
| ·HDMI 接口的信号完整性设计 | 第55-66页 |
| ·HDMI 的传输线参数 | 第56-57页 |
| ·特性阻抗的计算 | 第57-60页 |
| ·HDMI 的信号反射抑制 | 第60-63页 |
| ·HDMI 的验证测试 | 第63-66页 |
| ·DDR2 的信号完整性设计 | 第66-85页 |
| ·电源对Qx 的重要性 | 第66-67页 |
| ·参考平面对DDR2 信号完整性的改善 | 第67-68页 |
| ·DDR2 的特有技术ODT | 第68-71页 |
| ·DDR2 的信号完整性仿真 | 第71-85页 |
| ·本章小结 | 第85-86页 |
| 第五章. 全文总结与展望 | 第86-88页 |
| 参考文献 | 第88-90页 |
| 致谢 | 第90-91页 |
| 攻读硕士学位期间已发表或录用的论文 | 第91-93页 |
