基于BIST的FPGA内部延时故障测试方法的研究与应用
| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 第一章 绪论 | 第7-11页 |
| ·可编程逻辑器件的发展 | 第7-9页 |
| ·国内外FPGA测试研究现状 | 第9页 |
| ·课题提出的背景及意义 | 第9-10页 |
| ·本文的主要工作 | 第10-11页 |
| 第二章 动态可重构FPGA结构的研究 | 第11-23页 |
| ·动态可重构FPGA的定义 | 第11-12页 |
| ·动态可重构FPGA功能结构 | 第12-18页 |
| ·动态可重构FPGA互连结构 | 第18-21页 |
| ·动态可重构FPGA器件分类 | 第21-22页 |
| ·本章小结 | 第22-23页 |
| 第三章 大规模集成电路相关测试技术的研究 | 第23-33页 |
| ·集成电路测试的基本概念 | 第23-24页 |
| ·集成电路测试的分类 | 第24页 |
| ·可测性设计 | 第24-32页 |
| ·内部扫描设计 | 第24页 |
| ·边界扫描设计 | 第24-25页 |
| ·内建自测试技术 | 第25-32页 |
| ·本章小结 | 第32-33页 |
| 第四章 时延故障及时延测试 | 第33-41页 |
| ·时延测试问题 | 第33-34页 |
| ·时延故障模型 | 第34-35页 |
| ·几种延时测试方法 | 第35-38页 |
| ·慢时钟组合测试 | 第35-37页 |
| ·增强扫描测试 | 第37-38页 |
| ·正常扫描测试 | 第38页 |
| ·时延测试中的实际考虑 | 第38-39页 |
| ·本章小结 | 第39-41页 |
| 第五章 基于BIST的FPGA时延故障测试方法 | 第41-65页 |
| ·时延故障BIST测试 | 第41-55页 |
| ·时延故障BIST测试思想 | 第41-42页 |
| ·时延故障BIST测试电路 | 第42-51页 |
| ·测试电路的扩展应用 | 第51-52页 |
| ·测试电路的综合及后仿 | 第52-55页 |
| ·时延故障测试板级调试 | 第55-63页 |
| ·实验方法 | 第55页 |
| ·实验结果 | 第55-62页 |
| ·实验条件及注意事项 | 第62-63页 |
| ·实验改进方向 | 第63页 |
| ·本章小结 | 第63-65页 |
| 第六章 结束语 | 第65-67页 |
| 致谢 | 第67-68页 |
| 参考文献 | 第68-71页 |
| 研究成果 | 第71-72页 |
