| 第一章 综述 | 第1-11页 |
| ·引言 | 第8页 |
| ·研究内容和目的 | 第8-11页 |
| ·数字解调技术 | 第8页 |
| ·集成度和可靠性 | 第8-9页 |
| ·IRIG-B接口终端的适应能力 | 第9页 |
| ·GPS授时 | 第9页 |
| ·基于PC机的测控系统的开发 | 第9-11页 |
| 第二章 IRIG时间码及其在时间统一系统中的应用 | 第11-20页 |
| ·IRIG时间码 | 第11-12页 |
| ·IRIG-B格式时间码 | 第12-16页 |
| ·码格式 | 第13-14页 |
| ·时帧 | 第14页 |
| ·时间编码 | 第14页 |
| ·控制功能(CF) | 第14-15页 |
| ·幅度调制 | 第15页 |
| ·格式的符号表示 | 第15-16页 |
| ·IRIG—B码在时间统一系统中的应用 | 第16-20页 |
| ·B码的特点 | 第16页 |
| ·用作时统设备和用户设备间的标准接口 | 第16-19页 |
| ·用作时统主副站间的时间同步手段 | 第19-20页 |
| 第三章 GPS及其时间传递和同步原理 | 第20-27页 |
| ·GPS简介 | 第20页 |
| ·两种时间系统 | 第20-21页 |
| ·世界协调时(Universal Coordinated Time-UTC) | 第20页 |
| ·GPS时 | 第20-21页 |
| ·GPS的时间传递和同步原理 | 第21-24页 |
| ·GPS接收机 | 第24-27页 |
| ·高级特性 | 第24-25页 |
| ·一般特性 | 第25页 |
| ·Jupiter接收板标准2×10插针接头输出引脚定义 | 第25-26页 |
| ·技术指标 | 第26-27页 |
| 第四章 数字解调技术 | 第27-35页 |
| ·常规IRIG-B码解调方法 | 第27页 |
| ·常规IRIG-B码时统终端原理框图 | 第27-28页 |
| ·常规IRIG-B码时统终端的缺点 | 第28页 |
| ·数字解调原理 | 第28-29页 |
| ·数字解调原理 | 第28-29页 |
| ·数字解调的技术难点及解决方案 | 第29-34页 |
| ·选择过零检测电路保证解调精度 | 第29-30页 |
| ·增强IRIG—B码接口终端的适应能力 | 第30-33页 |
| ·新一代的IRIG-B码时统终端原理框图 | 第33-34页 |
| ·新一代的IRIG-B码时统终端的优越性 | 第34-35页 |
| 第五章 新一代的IRIG-B码时统终端的设计 | 第35-54页 |
| ·引言 | 第35页 |
| ·系统硬件的总体设计 | 第35-36页 |
| ·输入接口单元电路的设计 | 第36-37页 |
| ·直流码的输入接口单元电路的设计 | 第36页 |
| ·交流码的输入接口单元电路的设计 | 第36-37页 |
| ·过零检测单元电路的设计 | 第37-39页 |
| ·解码单元电路的设计 | 第39-43页 |
| ·解码单元电路工作原理 | 第41页 |
| ·IRIG—B码的解调精度 | 第41-43页 |
| ·修时、分频、产生解调的B码单元电路的设计 | 第43页 |
| ·通讯接口单元电路的设计 | 第43-45页 |
| ·IDT7130的仲裁方式 | 第44页 |
| ·硬件连接电路的设计 | 第44-45页 |
| ·B码调制单元电路的设计 | 第45-46页 |
| ·PC机对通讯接口的寻址单元电路的设计 | 第46-47页 |
| ·系统软件的设计 | 第47-54页 |
| ·C196主程序 | 第47-48页 |
| ·解码程序 | 第48页 |
| ·EXINT中断程序 | 第48页 |
| ·C196KB串口中断程序 | 第48-49页 |
| ·PC机程序 | 第49-54页 |
| 第六章 结论 | 第54-55页 |
| 参考文献 | 第55-57页 |
| 摘要 | 第57-59页 |
| ABSTRACT | 第59-62页 |
| 致谢 | 第62页 |