| 第一章 绪论 | 第1-11页 |
| ·引言 | 第6-7页 |
| ·语音编码 | 第7-10页 |
| ·语音编码的分类 | 第7-8页 |
| ·语音编码的发展 | 第8-10页 |
| ·本文任务、意义和结构 | 第10-11页 |
| ·本文任务 | 第10页 |
| ·课题意义 | 第10页 |
| ·本文的结构 | 第10-11页 |
| 第二章 TETRA集群系统简介 | 第11-20页 |
| ·集群通信系统简介 | 第11-12页 |
| ·TETRA 标准 | 第12-14页 |
| ·TETRA 接口 | 第14-15页 |
| ·TETRA 的系统介绍 | 第15-17页 |
| ·OSI 参考模型 | 第15-16页 |
| ·TETRA 的空中接口协议栈 | 第16-17页 |
| ·市场前景 | 第17-20页 |
| 第三章 语音编码基础和ACELP 算法 | 第20-32页 |
| ·线性预测编码（LPC） | 第20-21页 |
| ·码本激励线性预测（CELP）编码 | 第21-23页 |
| ·代数码激励线性预测（ACELP） | 第23-32页 |
| ·预处理和后处理 | 第25-26页 |
| ·线性预测分析 | 第26-27页 |
| ·长时预测分析 | 第27-29页 |
| ·LP和LSP之间的相互转换 | 第29-30页 |
| ·代数码本参数的计算 | 第30-31页 |
| ·增益量化 | 第31-32页 |
| 第四章 TMS320VC5410DSP的系统介绍 | 第32-49页 |
| ·DSP简介 | 第32-34页 |
| ·TMS320VC5410DSP 简介 | 第34-49页 |
| ·VC5410DSP数字信号处理器的总线结构 | 第36页 |
| ·TMS320VC5410芯片的中央处理单元(CPU) | 第36-38页 |
| ·TMS320VC5410系列数字信号处理器的存储空间结构 | 第38-39页 |
| ·TM5320VC5410系列处理器的数据寻址方式 | 第39-41页 |
| ·TMS320VC5410处理器的指令寻址方式 | 第41-43页 |
| ·跳转、调用、返回和指令序列循环执行时的延迟 | 第43页 |
| ·TMS320VC5410DSP处理器中的串口设备 | 第43页 |
| ·SP串口的工作寄存器 | 第43-47页 |
| ·VC5410系列处理器中的其他片上外围设备 | 第47-49页 |
| 第五章 编解码系统的实现 | 第49-63页 |
| ·系统的方案设计 | 第49页 |
| ·电路的设计 | 第49-52页 |
| ·DSP 的设计 | 第50页 |
| ·DSP 与Flash 的接口设计 | 第50页 |
| ·DSP 与SRAM 的接口 | 第50-51页 |
| ·DSP 与A | 第51-52页 |
| ·电源设计 | 第52页 |
| ·系统的硬件调试过程 | 第52-53页 |
| ·系统软件设计 | 第53-59页 |
| ·DSP 内部寄存器初始化程序 | 第54页 |
| ·A/D、D/A 初始化程序 | 第54-55页 |
| ·DSP与A | 第55-56页 |
| ·编解码程序流程图 | 第56-58页 |
| ·中断程序介绍 | 第58-59页 |
| ·软件的调试 | 第59-61页 |
| ·软件仿真环境CCS | 第59-60页 |
| ·算法的仿真结果 | 第60-61页 |
| ·结束语 | 第61-63页 |
| 参考文献 | 第63-65页 |
| 发表论文和科研情况说明 | 第65-66页 |
| 发表的论文: | 第65页 |
| 科研情况 | 第65-66页 |
| 附录 软件程序(部分) | 第66-89页 |
| 致谢 | 第89页 |
