多端口存储控制器的设计与实现
| 摘要 | 第1-3页 |
| ABSTRACT | 第3-5页 |
| 第一章 概述 | 第5-8页 |
| §1.1 课题来源和意义 | 第5-6页 |
| §1.2 多端口存储控制器硬件总体结构 | 第6页 |
| §1.3 课题解决的主要问题 | 第6-8页 |
| 第二章 系统设计基础 | 第8-22页 |
| §2.1 存储芯片SDRAM简介 | 第8-15页 |
| §2.2 ISA总线规范 | 第15-18页 |
| §2.3 并行通信接口规范 | 第18-22页 |
| 第三章 多端口存储控制器设计 | 第22-42页 |
| §3.1 多端口存储控制器功能模块分析 | 第22-23页 |
| §3.2 SDRAM控制器状态机的设计 | 第23-38页 |
| §3.3 定时刷新电路的设计 | 第38-39页 |
| §3.4 地址转换电路的设计 | 第39-40页 |
| §3.5 多端口仲裁逻辑电路的设计 | 第40-42页 |
| 第四章 系统应用外围接口电路设计 | 第42-50页 |
| §4.1 ISA总线接口电路设计 | 第42-47页 |
| §4.2 并行通信接口电路设计 | 第47-50页 |
| 第五章 综合仿真与测试分析 | 第50-58页 |
| §5.1 系统仿真 | 第50-52页 |
| §5.2 逻辑综合 | 第52-53页 |
| §5.3 测试分析 | 第53-58页 |
| 第六章 结论与展望 | 第58-61页 |
| §6.1 结论 | 第58-59页 |
| §6.2 体会 | 第59-60页 |
| §6.3 展望 | 第60-61页 |
| 致谢 | 第61-62页 |
| 参考文献 | 第62页 |
