处理和存储一体化体系结构的研究
| 目录 | 第1-7页 |
| 图表目录 | 第7-9页 |
| 摘要 | 第9-10页 |
| ABSTRACT | 第10-11页 |
| 第一章 绪论 | 第11-18页 |
| §1.1 一体化体系结构的背景 | 第11-15页 |
| ·存储器／处理器的性能差距 | 第11-12页 |
| ·一体化体系结构的历史和现状 | 第12-13页 |
| ·应用需求的推动 | 第13-15页 |
| §1.2 研究目标 | 第15-16页 |
| §1.3 本文研究成果 | 第16页 |
| §1.4 本文的组织 | 第16-18页 |
| 第二章 典型的PIM结构 | 第18-31页 |
| §2.1 CRAM微体系结构 | 第18-20页 |
| ·CRAM体系结构 | 第18-19页 |
| ·并行处理的应用 | 第19-20页 |
| ·系统设计中的挑战 | 第20页 |
| §2.2 PPRAM体系结构 | 第20-22页 |
| §2.3 VIRAM-1微体系结构 | 第22-31页 |
| ·MIPS 5Kc标量核 | 第22-23页 |
| ·向量协处理器 | 第23-27页 |
| ·VIRAM-1的实现 | 第27-29页 |
| ·VIRAM-1的特点 | 第29-31页 |
| 第三章 PMIA的结构设计 | 第31-61页 |
| §3.1 PMIA总体设计思路 | 第31-33页 |
| ·分布式向量寄存器文件 | 第31-32页 |
| ·精确异常的支持 | 第32-33页 |
| ·流出逻辑的改变 | 第33页 |
| ·功能模块之间的通讯模型 | 第33页 |
| §3.2 整体设计方案 | 第33-43页 |
| ·设计目标 | 第33-34页 |
| ·PMIA的总体构架 | 第34-35页 |
| ·相关的数据结构 | 第35-38页 |
| ·PMIA的总体调度算法 | 第38-41页 |
| ·对向量链接的支持 | 第41-43页 |
| ·程序自适应 | 第43页 |
| §3.3 通道与功能模块的组织 | 第43-45页 |
| §3.4 流出逻辑 | 第45-50页 |
| ·流出策略 | 第46-47页 |
| ·流出逻辑的基本操作 | 第47-48页 |
| ·流出逻辑工作流程 | 第48-50页 |
| §3.5 通讯网络 | 第50-55页 |
| ·通讯的模型 | 第51-52页 |
| ·通讯网络的组织 | 第52-53页 |
| ·通讯网络的工作 | 第53-55页 |
| §3.6 精确异常支持 | 第55-56页 |
| §3.7 执行实例 | 第56-61页 |
| 第四章 PMIA存储系统设计 | 第61-67页 |
| §4.1 存储系统的层次 | 第61-62页 |
| §4.2 存储器组织方式 | 第62-66页 |
| ·存储体和子存储体 | 第62-64页 |
| ·存储体中的缓沖 | 第64页 |
| ·存储体的编址模式 | 第64-65页 |
| ·对多处理器系统的支持 | 第65页 |
| ·存储器同处理器的互连网络 | 第65-66页 |
| §4.3 访存一致性的支持 | 第66-67页 |
| 第五章 PMIA性能分析 | 第67-72页 |
| §5.1 DLXVsim介绍 | 第67-69页 |
| ·DLXVsim命令 | 第67-68页 |
| ·DLXVsim的使用说明 | 第68-69页 |
| §5.2 模拟结果和分析 | 第69-72页 |
| 第六章 基于PMIA构建的多处理器系统 | 第72-79页 |
| §6.1 多处理器系统简介 | 第72-73页 |
| §6.2 多处理器系统中的关键问题 | 第73页 |
| §6.3 基于PMIA的多处理器系统组织 | 第73-77页 |
| ·多处理器系统构架 | 第73-74页 |
| ·一致性问题 | 第74-75页 |
| ·通信机制 | 第75-76页 |
| ·进程迁移 | 第76-77页 |
| §6.4 多处理器系统特征 | 第77-79页 |
| 第七章 结束语 | 第79-80页 |
| §7.1 全文工作总结 | 第79页 |
| §7.2 进一步的工作 | 第79-80页 |
| 致谢 | 第80-81页 |
| 附录：攻读硕士期间发表的论文 | 第81-82页 |
| 参考文献 | 第82-84页 |
| 附录A DLXV体系结构 | 第84-87页 |
| 附录B | 第87-89页 |
