高速误码率测试仪发射子系统的设计与实现
| 摘要 | 第1-10页 |
| ABSTRACT | 第10-11页 |
| 第一章 绪论 | 第11-14页 |
| §1．1 课题背景 | 第11-12页 |
| §1．2 课题研制任务 | 第12-14页 |
| 第二章 整体方案设计 | 第14-19页 |
| §2．1 整体设计方案 | 第14-15页 |
| §2．2 现场可编程FPGA技术 | 第15-19页 |
| 第三章 发射端方案设计 | 第19-35页 |
| §3．1 逻辑控制信号 | 第19-20页 |
| §3．2 低速基带信号产生 | 第20-27页 |
| §3．3 数字复接 | 第27-33页 |
| §3．4 时延调整 | 第33-35页 |
| 第四章 硬件电路的设计 | 第35-48页 |
| §4．1 高速电路设计性能分析 | 第35-40页 |
| §4．2 信号产生(FPGA)电路 | 第40-44页 |
| §4．3 数字复接电路 | 第44-48页 |
| 第五章 时钟产生 | 第48-57页 |
| §5．1 时钟的产生 | 第48-52页 |
| §5．2 时钟分配与分频 | 第52-57页 |
| 第六章 硬件电路的调试 | 第57-60页 |
| §6．1 时钟产生及分配分频的调试 | 第57页 |
| §6．2 信号产生电路的调试 | 第57-58页 |
| §6．3 数字复接电路的调试 | 第58-60页 |
| 结束语 | 第60-61页 |
| 致谢 | 第61-62页 |
| 参考文献 | 第62-63页 |
| 作者攻读硕士研究生期间发表的文章 | 第63页 |
