网络处理器高带宽数据总线接口性能评估研究
| 摘要 | 第1-6页 |
| Abstract | 第6-9页 |
| 第一章 绪论 | 第9-15页 |
| ·课题背景及意义 | 第9-10页 |
| ·片上总线技术简介 | 第10-13页 |
| ·片上总线的发展 | 第10-11页 |
| ·片上总线的结构 | 第11-12页 |
| ·片上总线的分类 | 第12-13页 |
| ·片上总线性能评估 | 第13页 |
| ·课题研究内容 | 第13-14页 |
| ·论文的组织结构和章节安排 | 第14-15页 |
| 第二章 网络处理器数据处理简介 | 第15-23页 |
| ·网络系统中的网络处理器 | 第15-16页 |
| ·网络处理器中的微引擎 | 第16-17页 |
| ·微引擎对数据的简单处理 | 第17-20页 |
| ·字节顺序转换 | 第18页 |
| ·长字对齐 | 第18-19页 |
| ·位序逆转 | 第19页 |
| ·乘法运算 | 第19-20页 |
| ·校验和 | 第20页 |
| ·微引擎对数据的传输 | 第20-22页 |
| ·数据包接收 | 第20-21页 |
| ·数据包处理 | 第21页 |
| ·数据包发送 | 第21-22页 |
| ·本章小结 | 第22-23页 |
| 第三章 网络处理器数据总线 | 第23-39页 |
| ·交换总线工作模式 | 第23-27页 |
| ·646it、326it 工作模式 | 第23-24页 |
| ·MAC 工作模式 | 第24-25页 |
| ·状态或非状态工作模式 | 第25-27页 |
| ·交换总线框架 | 第27-32页 |
| ·接收缓冲区和发送缓冲区 | 第27-29页 |
| ·标志总线 | 第29页 |
| ·接口单元 | 第29-30页 |
| ·交换总线输入输出引脚 | 第30-32页 |
| ·交换总线工作原理 | 第32-34页 |
| ·交换总线的工作频率 | 第32页 |
| ·基本接收操作 | 第32-33页 |
| ·基本发送操作 | 第33页 |
| ·接收、发送切换 | 第33-34页 |
| ·接收和发送可选项 | 第34-36页 |
| ·大数端、小数端 | 第34-35页 |
| ·快口和慢口 | 第35-36页 |
| ·标志总线 | 第36-38页 |
| ·接收和发送就绪标志 | 第36页 |
| ·流量控制 | 第36-37页 |
| ·数据流程 | 第37-38页 |
| ·本章小结 | 第38-39页 |
| 第四章 交换总线的评估研究 | 第39-65页 |
| ·总线评估方法 | 第39-41页 |
| ·总线评估对象 | 第39-40页 |
| ·总线目标评估方法 | 第40-41页 |
| ·基于模型的评估 | 第41-50页 |
| ·以太网延迟模型 | 第41-47页 |
| ·以太网吞吐量模型 | 第47-49页 |
| ·以太网介质利用率模型 | 第49-50页 |
| ·基于仿真的评估 | 第50-62页 |
| ·仿真配置 | 第51-56页 |
| ·仿真结果 | 第56-62页 |
| ·本章小结 | 第62-65页 |
| 第五章 总结与展望 | 第65-67页 |
| 致谢 | 第67-69页 |
| 参考文献 | 第69-72页 |
| 研究成果 | 第72-73页 |
