圆阵雷达转发模拟器的设计与实现
| 摘要 | 第3-4页 |
| Abstract | 第4页 |
| 1 绪论 | 第7-10页 |
| 1.1 研究背景及意义 | 第7页 |
| 1.2 研究现状和发展 | 第7-8页 |
| 1.3 论文研究内容及结构 | 第8-10页 |
| 2 圆阵雷达转发模拟器的方案设计与仿真 | 第10-32页 |
| 2.1 引言 | 第10页 |
| 2.2 圆阵雷达转发模拟器的系统组成及参数要求 | 第10-11页 |
| 2.3 圆阵雷达转发模拟器工作模式设计 | 第11-12页 |
| 2.4 圆阵雷达转发式模拟器原理与仿真 | 第12-30页 |
| 2.4.1 雷达目标回波建模 | 第12-14页 |
| 2.4.2 信号处理方案设计与仿真验证 | 第14-22页 |
| 2.4.3 雷达杂波的产生与仿真 | 第22-27页 |
| 2.4.4 雷达噪声的产生与仿真 | 第27-30页 |
| 2.5 本章小结 | 第30-32页 |
| 3 圆阵雷达转发模拟器的硬件设计 | 第32-40页 |
| 3.1 引言 | 第32页 |
| 3.2 硬件平台整体方案设计 | 第32-33页 |
| 3.3 圆阵雷达转发模拟器主要模块设计 | 第33-39页 |
| 3.3.1 电源模块设计 | 第33-34页 |
| 3.3.2 时钟模块设计 | 第34-35页 |
| 3.3.3 接口模块设计 | 第35-36页 |
| 3.3.4 ADC模块设计 | 第36-37页 |
| 3.3.5 DAC模块设计 | 第37-39页 |
| 3.4 本章小结 | 第39-40页 |
| 4 圆阵雷达转发模拟器的FPGA实现 | 第40-54页 |
| 4.1 引言 | 第40页 |
| 4.2 PowerPC硬核设计及内嵌代码设计 | 第40-43页 |
| 4.2.1 PowerPC框架设计 | 第40-41页 |
| 4.2.2 PowerPC通信协议设定 | 第41-42页 |
| 4.2.3 PowerPC内嵌C代码设计 | 第42-43页 |
| 4.3 Verilog代码设计 | 第43-53页 |
| 4.3.1 Verilog代码结构设计 | 第43-44页 |
| 4.3.2 芯片配置模块设计 | 第44-48页 |
| 4.3.3 目标回波产生模块设计 | 第48-51页 |
| 4.3.4 杂波及白噪声产生 | 第51-52页 |
| 4.3.5 接口通信模块 | 第52-53页 |
| 4.4 本章小结 | 第53-54页 |
| 5 转发模拟器系统调试验证 | 第54-66页 |
| 5.1 引言 | 第54页 |
| 5.2 硬件平台调试分析 | 第54-58页 |
| 5.2.1 时钟模块调试 | 第54页 |
| 5.2.2 网口模块调试 | 第54-57页 |
| 5.2.3 AD/DA模块调试 | 第57-58页 |
| 5.3 测试模式调试分析 | 第58-59页 |
| 5.4 存储转发模式调试分析 | 第59-64页 |
| 5.4.1 目标时延验证 | 第59-61页 |
| 5.4.2 目标频移验证 | 第61-63页 |
| 5.4.3 实测回波分析与验证 | 第63-64页 |
| 5.5 本章小结 | 第64-66页 |
| 6 结束语 | 第66-68页 |
| 6.1 本文内容总结 | 第66页 |
| 6.2 工作展望 | 第66-68页 |
| 致谢 | 第68-69页 |
| 参考文献 | 第69-72页 |
| 附录 | 第72页 |
