| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 缩略词表 | 第13-14页 |
| 第一章 绪论 | 第14-20页 |
| 1.1 研究工作的背景与意义 | 第14-16页 |
| 1.2 硬件木马检测方法的国内外研究历史与现状 | 第16-17页 |
| 1.3 本文的主要内容 | 第17-18页 |
| 1.4 本论文的结构安排 | 第18-20页 |
| 第二章 硬件木马概述 | 第20-32页 |
| 2.1 硬件木马简介 | 第20-25页 |
| 2.1.1 硬件木马定义 | 第20页 |
| 2.1.2 硬件木马性质 | 第20-21页 |
| 2.1.3 硬件木马结构 | 第21-22页 |
| 2.1.4 硬件木马分类 | 第22-25页 |
| 2.2 硬件木马设计基础 | 第25-26页 |
| 2.3 硬件木马检测方法概述 | 第26-31页 |
| 2.3.1 破坏式检测 | 第26-27页 |
| 2.3.2 非破坏式检测 | 第27-31页 |
| 2.4 本章小结 | 第31-32页 |
| 第三章 针对电路的几种特性的分析研究 | 第32-45页 |
| 3.1 电路的翻转特性研究 | 第32-37页 |
| 3.1.1 数字单元的翻转特性 | 第32-35页 |
| 3.1.2 仿真分析 | 第35-36页 |
| 3.1.3 翻转概率在硬件木马检测中的应用 | 第36-37页 |
| 3.2 DCVSL结构电路特性研究 | 第37-41页 |
| 3.2.1 DCVSL结构工作原理 | 第37页 |
| 3.2.2 DCVSL结构性质 | 第37-38页 |
| 3.2.3 DCVSL结构反相器输入输出特性分析 | 第38-41页 |
| 3.3 电路激励响应特性研究 | 第41-44页 |
| 3.3.1 电路的特征多项式 | 第41-42页 |
| 3.3.2 硬件电路的概率签名 | 第42-44页 |
| 3.4 本章小结 | 第44-45页 |
| 第四章 提高翻转概率的木马检测方法研究 | 第45-65页 |
| 4.1 硬件木马激活 | 第45-46页 |
| 4.2 状态极化电路 | 第46-47页 |
| 4.3 基于CMOS结构的翻转概率提升方法研究 | 第47-55页 |
| 4.3.1 AND-AND和OR-OR结构 | 第49-51页 |
| 4.3.2 插入算法 | 第51-52页 |
| 4.3.3 验证分析 | 第52-55页 |
| 4.3.4 研究拓展 | 第55页 |
| 4.4 基于DCVSL结构的翻转概率提升方法 | 第55-64页 |
| 4.4.1 DU_INV结构原理 | 第55-56页 |
| 4.4.2 DCVSL结构反相器设计 | 第56-63页 |
| 4.4.3 验证分析 | 第63-64页 |
| 4.5 本章小结 | 第64-65页 |
| 第五章 基于概率签名的木马检测技术研究 | 第65-74页 |
| 5.1 概率签名检测的算法实现 | 第65页 |
| 5.2 概率签名在简单电路中的应用 | 第65-70页 |
| 5.2.1 2-4译码器的概率签名 | 第66-67页 |
| 5.2.2 植入木马的2-4译码器的概率签名 | 第67-68页 |
| 5.2.3 9位奇偶校验发生器的概率签名 | 第68-69页 |
| 5.2.4 植入木马的9位奇偶校验发生器的概率签名 | 第69-70页 |
| 5.3 复杂电路的概率签名 | 第70-72页 |
| 5.3.1 多输入电路 | 第70-71页 |
| 5.3.2 多输出电路 | 第71-72页 |
| 5.4 验证分析 | 第72-73页 |
| 5.5 本章小结 | 第73-74页 |
| 第六章 总结与展望 | 第74-76页 |
| 致谢 | 第76-77页 |
| 参考文献 | 第77-82页 |
| 攻读硕士学位期间取得的成果 | 第82页 |