基于65nm工艺的FPGA可编程逻辑块的全定制设计
| 摘要 | 第4-5页 |
| ABSTRACT | 第5页 |
| 第一章 绪论 | 第9-16页 |
| 1.0 课题研究背景及来源 | 第9页 |
| 1.1 课题研究的目的和意义 | 第9-11页 |
| 1.2 国内外研究现状 | 第11-14页 |
| 1.2.1 国外研究现状 | 第11-13页 |
| 1.2.2 国内研究现状 | 第13-14页 |
| 1.3 本文研究内容 | 第14-16页 |
| 第二章 超深亚微米可编程逻辑块设计概述 | 第16-27页 |
| 2.1 FPGA组成模块分析 | 第16-17页 |
| 2.2 CLB的研究与设计现状 | 第17-21页 |
| 2.2.1 Virtex系列的CLB | 第17-18页 |
| 2.2.2 Spartan系列的CLB | 第18-19页 |
| 2.2.3 Cyclone系列的CLB | 第19-20页 |
| 2.2.4 Stratix系列的CLB | 第20-21页 |
| 2.3 超深亚微米CLB设计特点 | 第21-24页 |
| 2.3.1 功耗设计 | 第22-23页 |
| 2.3.2 静电防护电路设计 | 第23页 |
| 2.3.3 互连线设计 | 第23页 |
| 2.3.4 设计验证技术 | 第23-24页 |
| 2.4 全定制设计方法 | 第24-26页 |
| 2.4.1 设计方法分类 | 第24页 |
| 2.4.2 全定制设计流程 | 第24-26页 |
| 2.5 本章小结 | 第26-27页 |
| 第三章 可编程逻辑块的结构设计 | 第27-35页 |
| 3.1 CLB结构设计概述 | 第27页 |
| 3.2 查找表尺寸对可编程逻辑块面积和延迟的影响 | 第27-31页 |
| 3.2.1 查找表尺寸与逻辑块面积 | 第28-30页 |
| 3.2.2 查找表尺寸与逻辑块延迟 | 第30-31页 |
| 3.3 簇尺寸与逻辑块面积延迟 | 第31-33页 |
| 3.4 CLB总体结构 | 第33-34页 |
| 3.5 本章小结 | 第34-35页 |
| 第四章 可编程逻辑块具体电路设计 | 第35-46页 |
| 4.1 CLB电路设计概述 | 第35页 |
| 4.2 查找表模块设计 | 第35-40页 |
| 4.2.1 读译码电路结构设计 | 第36-38页 |
| 4.2.2 写译码电路结构设计 | 第38-39页 |
| 4.2.3 存储模块电路设计 | 第39-40页 |
| 4.2.4 互补数据信号电路设计 | 第40页 |
| 4.3 可配置存储模块设计 | 第40-43页 |
| 4.3.1 基本电路设计 | 第41页 |
| 4.3.2 可配置同步/异步电路设计 | 第41-42页 |
| 4.3.3 全局置位与复位电路设计 | 第42-43页 |
| 4.4 快速进位链电路设计 | 第43-44页 |
| 4.5 移位寄存器链设计 | 第44-45页 |
| 4.6 本章小结 | 第45-46页 |
| 第五章 可编程逻辑块的仿真与验证 | 第46-58页 |
| 5.1 CLB仿真验证方案设计 | 第46-47页 |
| 5.2 查找表功能仿真与验证 | 第47-55页 |
| 5.2.1 查找表实现ROM功能仿真 | 第47-49页 |
| 5.2.2 查找表实现RAM功能仿真 | 第49-51页 |
| 5.2.3 移位寄存器功能仿真 | 第51-53页 |
| 5.2.4 查找表实现多路选择器功能仿真 | 第53-55页 |
| 5.3 可配置寄存模块功能仿真与验证 | 第55-56页 |
| 5.4 快速进位链功能仿真 | 第56-57页 |
| 5.5 本章小结 | 第57-58页 |
| 结论 | 第58-59页 |
| 参考文献 | 第59-64页 |
| 致谢 | 第64页 |
