基于FPGA的高清数字台标系统的研究与设计
| 摘要 | 第4-5页 |
| Abstract | 第5-6页 |
| 1 绪论 | 第9-15页 |
| 1.1 论文的研究背景及意义 | 第9-11页 |
| 1.2 国内外高清数字电视的发展和现状 | 第11-12页 |
| 1.3 国内外台标机研究现状 | 第12-13页 |
| 1.4 论文的主要研究内容及结构 | 第13-15页 |
| 2 高清数字台标系统设计 | 第15-24页 |
| 2.1 系统需求分析与架构设计 | 第15-16页 |
| 2.1.1 系统需求分析 | 第15页 |
| 2.1.2 系统架构设计 | 第15-16页 |
| 2.2 高清数字视频信号 | 第16-21页 |
| 2.2.1 高清数字视频信号的制式 | 第16-17页 |
| 2.2.2 PAL制式高清数字视频接口标准 | 第17-20页 |
| 2.2.3 同步信号标准 | 第20-21页 |
| 2.3 台标图像格式及键信号 | 第21-22页 |
| 2.4 HD-SDI发送原理 | 第22-24页 |
| 3 高清数字台标系统的硬件电路设计 | 第24-35页 |
| 3.1 硬件电路的组成 | 第24-25页 |
| 3.2 FPGA芯片及配置电路 | 第25-27页 |
| 3.2.1 FPGA芯片选择 | 第25页 |
| 3.2.2 配置及测试电路 | 第25-27页 |
| 3.3 FLASH存储器接口电路 | 第27-28页 |
| 3.4 DDR2存储器接口电路 | 第28-29页 |
| 3.5 模拟参考视频处理电路 | 第29-31页 |
| 3.5.1 同步信号提取模块 | 第29-30页 |
| 3.5.2 时钟恢复模块 | 第30-31页 |
| 3.6 数字台标视频输出电路 | 第31页 |
| 3.7 STM32控制电路 | 第31页 |
| 3.8 电源电路 | 第31-35页 |
| 4 高清数字台标系统逻辑功能模块设计 | 第35-57页 |
| 4.1 高清数字台标系统顶层设计 | 第35-36页 |
| 4.2 SPI通信模块 | 第36-41页 |
| 4.2.1 SPI通信模块 | 第37-39页 |
| 4.2.2 台标数据缓存模块 | 第39-41页 |
| 4.3 控制器读写仲裁状态机 | 第41-45页 |
| 4.4 高清台标的数字合成 | 第45-51页 |
| 4.4.1 数字合成器原理 | 第47-48页 |
| 4.4.2 台标合成设计 | 第48-51页 |
| 4.5 系统外同步模块 | 第51-53页 |
| 4.5.1 系统时钟管理模块 | 第51-52页 |
| 4.5.2 外同步信号检测 | 第52-53页 |
| 4.6 专用芯片配置模块 | 第53-57页 |
| 4.6.1 软件模拟IIC | 第54-55页 |
| 4.6.2 软件模拟SPI | 第55-57页 |
| 5 系统测试及结果 | 第57-62页 |
| 5.1 测试环境 | 第57-59页 |
| 5.2 系统测试 | 第59-62页 |
| 5.2.1 DDR2存储功能的测试 | 第59-60页 |
| 5.2.2 高清台标数字合成器的测试 | 第60-61页 |
| 5.2.3 系统外同步功能测试 | 第61-62页 |
| 6 结论与展望 | 第62-64页 |
| 参考文献 | 第64-67页 |
| 附录1 硬件电路原理图 | 第67-69页 |
| 附录2 关键代码 | 第69-75页 |
| 攻读学位期间主要的研究成果 | 第75-76页 |
| 致谢 | 第76页 |
