| 摘要 | 第5-6页 |
| ABSTRACT | 第6页 |
| 第一章 绪论 | 第9-15页 |
| 1.1 研究背景与意义 | 第9-10页 |
| 1.2 国内外研究现状与发展趋势 | 第10-12页 |
| 1.2.1 国内外研究现状 | 第10-12页 |
| 1.2.2 发展趋势 | 第12页 |
| 1.3 主要研究内容与技术指标 | 第12-14页 |
| 1.3.1 研究内容 | 第12-13页 |
| 1.3.2 设计指标 | 第13-14页 |
| 1.4 论文组织结构 | 第14-15页 |
| 第二章 分段式TDC的基本原理与结构 | 第15-27页 |
| 2.1 分段式TDC时间量化原理 | 第15-16页 |
| 2.2 TDC主要性能指标 | 第16-18页 |
| 2.2.1 静态参数 | 第16-17页 |
| 2.2.2 动态参数 | 第17-18页 |
| 2.3 分段式TDC典型结构 | 第18-25页 |
| 2.3.1 时钟周期分辨率TDC | 第18-20页 |
| 2.3.2 门级延迟分辨型TDC | 第20-22页 |
| 2.3.3 子门级延分辨型TDC | 第22-25页 |
| 2.3.4 各类分段式TDC结构比较 | 第25页 |
| 2.4 本章小结 | 第25-27页 |
| 第三章 基于滑尺法的三段式TDC电路设计 | 第27-55页 |
| 3.1 三段式TDC的计数原理及系统架构 | 第27-34页 |
| 3.1.1 基于滑尺法的三段式TDC计数原理 | 第27-31页 |
| 3.1.2 多段式TDC的误码分析 | 第31-33页 |
| 3.1.3 三段式TDC系统架构 | 第33-34页 |
| 3.2 高段位时钟周期整数计数型TDC电路设计 | 第34-36页 |
| 3.3 中段位时钟周期分辨型DLL-TDC电路设计 | 第36-43页 |
| 3.3.1 DLL多相时钟设计 | 第36-39页 |
| 3.3.2 中段位TDC前仿验证 | 第39-42页 |
| 3.3.3 DLL-TDC段间误码解决方案 | 第42-43页 |
| 3.4 低段位子门延迟线型TDC电路设计 | 第43-53页 |
| 3.4.1 剩余时间提取电路 | 第43-48页 |
| 3.4.2 子门延迟线电路设计 | 第48-53页 |
| 3.5 本章小结 | 第53-55页 |
| 第四章 TDC系统版图设计及仿真验证 | 第55-67页 |
| 4.1 三段式TDC系统前仿真 | 第55-57页 |
| 4.2 TDC系统版图设计 | 第57-61页 |
| 4.2.1 版图设计约束 | 第58页 |
| 4.2.2 TDC版图整体布局 | 第58-59页 |
| 4.2.3 关键模块及整体版图设计 | 第59-61页 |
| 4.3 后仿真结果验证 | 第61-66页 |
| 4.3.1 关键模块后仿真验证 | 第61-64页 |
| 4.3.2 三段式TDC系统后仿真 | 第64-66页 |
| 4.4 本章小结 | 第66-67页 |
| 第五章 TDC芯片测试验证与结果分析 | 第67-81页 |
| 5.1 测试平台搭建 | 第67-70页 |
| 5.2 TDC功能测试验证 | 第70-73页 |
| 5.2.1 激励信号测试 | 第70页 |
| 5.2.2 DLL功能测试 | 第70-73页 |
| 5.2.3 TDC计数功能测试 | 第73页 |
| 5.3 TDC性能测试及验证 | 第73-78页 |
| 5.3.1 分辨率及量程测试 | 第73-74页 |
| 5.3.2 线性特性测试 | 第74-76页 |
| 5.3.3 TDC单射精度测试 | 第76-78页 |
| 5.4 性能对比与结果分析 | 第78-79页 |
| 5.5 本章小结 | 第79-81页 |
| 第六章 总结与展望 | 第81-83页 |
| 6.1 总结 | 第81-82页 |
| 6.2 展望 | 第82-83页 |
| 参考文献 | 第83-87页 |
| 致谢 | 第87-89页 |
| 攻读硕士学位期间发表的论文 | 第89页 |