| 摘要 | 第5-6页 |
| abstract | 第6页 |
| 第一章 绪论 | 第10-15页 |
| 1.1 论文研究的背景与意义 | 第10-12页 |
| 1.1.1 论文研究的背景 | 第10-11页 |
| 1.1.2 论文研究的意义 | 第11-12页 |
| 1.2 论文国内外现状与发展走向 | 第12-13页 |
| 1.2.1 国外研究现状及发展走向 | 第12页 |
| 1.2.2 国内研究现状及发展走向 | 第12-13页 |
| 1.3 论文的主要研究内容与组织结构 | 第13-14页 |
| 1.3.1 论文的主要研究内容 | 第13-14页 |
| 1.3.2 论文的组织结构 | 第14页 |
| 1.4 本章小结 | 第14-15页 |
| 第二章 系统方案选择和整体设计 | 第15-19页 |
| 2.1 系统设计方案选择 | 第15-16页 |
| 2.2 系统的整体设计 | 第16-18页 |
| 2.3 本章小结 | 第18-19页 |
| 第三章 UDP/IP协议栈的实现 | 第19-33页 |
| 3.1 TCP/IP体系结构 | 第19-21页 |
| 3.1.1 TCP/IP协议参考模型 | 第19-20页 |
| 3.1.2 数据包的封装和拆解 | 第20-21页 |
| 3.2 UDP/IP协议栈的整体实现 | 第21-24页 |
| 3.2.1 UDP/IP协议原理 | 第21-22页 |
| 3.2.2 IP协议 | 第22-23页 |
| 3.2.3 UDP协议 | 第23-24页 |
| 3.2.4 UDP协议栈的结构框图 | 第24页 |
| 3.3 UDP/IP协议栈发送的实现 | 第24-28页 |
| 3.3.1 发送帧结构 | 第24-25页 |
| 3.3.2 帧发送配置模块 | 第25-27页 |
| 3.3.3 帧发送组装模块 | 第27-28页 |
| 3.4 UDP/IP协议栈接收的实现 | 第28-30页 |
| 3.4.1 帧接收配置模块 | 第28-29页 |
| 3.4.2 帧接收拆封装模块 | 第29-30页 |
| 3.5 UDP/IP协议栈与MAC接.的实现 | 第30-32页 |
| 3.5.1 MAC接.模块框图 | 第30-31页 |
| 3.5.2 MAC接.发送数据处理 | 第31-32页 |
| 3.5.3 MAC接.接收数据处理 | 第32页 |
| 3.6 本章小结 | 第32-33页 |
| 第四章 MAC控制器的实现 | 第33-48页 |
| 4.1 以太网MAC子层协议 | 第33-35页 |
| 4.2 发送控制器模块 | 第35-39页 |
| 4.2.1 发送状态机 | 第36-37页 |
| 4.2.2 CRC模块 | 第37-39页 |
| 4.3 接收控制器模块 | 第39-42页 |
| 4.3.1 接收状态机 | 第39-41页 |
| 4.3.2 地址过滤模块 | 第41-42页 |
| 4.4 缓冲模块 | 第42-45页 |
| 4.4.1 接收缓冲模块 | 第42-44页 |
| 4.4.2 发送缓冲模块 | 第44-45页 |
| 4.5 流量控制模块 | 第45-46页 |
| 4.6 IP接口模块 | 第46页 |
| 4.7 GMII接 | 第46-47页 |
| 4.8 本章小结 | 第47-48页 |
| 第五章 系统配置设计与实现 | 第48-58页 |
| 5.1 系统配置模块的功能和总体架构 | 第48-49页 |
| 5.1.1 系统配置模块的功能 | 第48页 |
| 5.1.2 系统配置模块的总体框图 | 第48-49页 |
| 5.2 Wishbone片上总线 | 第49-51页 |
| 5.2.1 Wishbone总线的类型 | 第49-50页 |
| 5.2.2 Wishbone总线接.信号 | 第50-51页 |
| 5.3 REG管理模块 | 第51-53页 |
| 5.4 MDIO模块 | 第53-57页 |
| 5.4.1 MDIO协议介绍 | 第53-54页 |
| 5.4.2 MDIO时钟模块 | 第54-55页 |
| 5.4.3 MDIO控制模块 | 第55-56页 |
| 5.4.4 MDIO接.模块 | 第56-57页 |
| 5.5 本章小结 | 第57-58页 |
| 第六章 系统设计仿真与板级验证 | 第58-80页 |
| 6.1 系统测试平台与方案 | 第58-59页 |
| 6.2 系统配置模块的验证 | 第59-65页 |
| 6.2.1 寄存器配置的验证 | 第60-61页 |
| 6.2.2 MDIO时钟配置的验证 | 第61-62页 |
| 6.2.3 PHY芯片写操作的验证 | 第62-63页 |
| 6.2.4 PHY芯片读操作的验证 | 第63-65页 |
| 6.3 MAC控制器的验证 | 第65-69页 |
| 6.3.1 数据帧发送验证 | 第65-66页 |
| 6.3.2 数据帧接收验证 | 第66-67页 |
| 6.3.3 缓冲模块的验证 | 第67-68页 |
| 6.3.4 MAC数据发送和接收整体验证 | 第68-69页 |
| 6.4 UDP/IP协议栈的验证 | 第69-71页 |
| 6.4.1 UDP/IP帧发送验证 | 第69-70页 |
| 6.4.2 UDP/IP帧接收验证 | 第70-71页 |
| 6.5 板级验证 | 第71-79页 |
| 6.5.1 环境搭建 | 第71-72页 |
| 6.5.2 Linux向FPGA发送UDP数据 | 第72-75页 |
| 6.5.3 Linux接收FPGA发送的UDP数据 | 第75-77页 |
| 6.5.4 速度测试 | 第77-79页 |
| 6.6 本章小结 | 第79-80页 |
| 第七章 总结与展望 | 第80-82页 |
| 致谢 | 第82-83页 |
| 参考文献 | 第83-86页 |
| 硕士期间取得的研究成果 | 第86-87页 |