| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 第1章 绪论 | 第8-15页 |
| 1.1 课题背景及研究的目的和意义 | 第8页 |
| 1.2 SEU 对处理器的影响 | 第8-11页 |
| 1.2.1 SEU 对时序电路的影响 | 第9页 |
| 1.2.2 SEU 对组合电路的影响 | 第9-11页 |
| 1.3 故障注入技术简介 | 第11-12页 |
| 1.3.1 故障注入的目的 | 第11页 |
| 1.3.2 故障注入方法 | 第11-12页 |
| 1.4 故障注入技术的国内外研究现状 | 第12-14页 |
| 1.5 本文的主要研究内容 | 第14-15页 |
| 第2章 故障注入技术原理 | 第15-25页 |
| 2.1 故障模型 | 第15-16页 |
| 2.2 模拟故障注入原理 | 第16-23页 |
| 2.2.1 仿真命令技术 | 第17-19页 |
| 2.2.2 修改 VHDL 代码技术 | 第19-23页 |
| 2.2.3 故障注入技术的比较 | 第23页 |
| 2.3 故障注入流程 | 第23-24页 |
| 2.4 本章小结 | 第24-25页 |
| 第3章 故障注入工具的设计 | 第25-39页 |
| 3.1 故障注入总体框架 | 第25-26页 |
| 3.2 故障注入位置的自动提取 | 第26-29页 |
| 3.3 故障注入工具的主体设计 | 第29-34页 |
| 3.3.1 注入管理器的设计 | 第29-30页 |
| 3.3.2 模拟器仿真命令接口 | 第30-33页 |
| 3.3.3 运行状态比较器的设计 | 第33-34页 |
| 3.4 故障注入的加速策略 | 第34-35页 |
| 3.5 故障注入工具 | 第35-38页 |
| 3.5.1 故障注入算法 | 第35-37页 |
| 3.5.2 处理器敏感性评估标准 | 第37-38页 |
| 3.6 本章小结 | 第38-39页 |
| 第4章 LEON3 处理器故障敏感性分析 | 第39-49页 |
| 4.1 LEON3 处理器的体系结构 | 第39-41页 |
| 4.1.1 整型处理单元的结构 | 第40-41页 |
| 4.1.2 指令 Cache 和数据 Cache 的结构 | 第41页 |
| 4.2 未加固 LEON3 的敏感性分析 | 第41-46页 |
| 4.2.1 整型处理单元的验证与分析 | 第42-44页 |
| 4.2.2 指令 Cache 和数据 Cache 的验证与分析 | 第44-46页 |
| 4.3 对 IU 加固后的敏感性分析 | 第46-48页 |
| 4.3.1 三模冗余加固技术 | 第46-47页 |
| 4.3.2 加固后验证与分析 | 第47-48页 |
| 4.4 本章小结 | 第48-49页 |
| 结论 | 第49-50页 |
| 参考文献 | 第50-54页 |
| 攻读硕士学位期间发表的论文及其它成果 | 第54-56页 |
| 致谢 | 第56-57页 |
| 个人简历 | 第57页 |