| 致谢 | 第5-6页 |
| 摘要 | 第6-7页 |
| Abstract | 第7页 |
| 目录 | 第9-11页 |
| 图表目录 | 第11-14页 |
| 第1章 引言 | 第14-19页 |
| 1.1 研究背景 | 第14-18页 |
| 1.2 研究内容及论文结构 | 第18-19页 |
| 第2章 ADC概述 | 第19-32页 |
| 2.1 ADC基本原理 | 第19-20页 |
| 2.2 ADC的主要种类 | 第20-26页 |
| 2.2.1 快闪式ADC | 第20-21页 |
| 2.2.2 流水线型ADC | 第21-23页 |
| 2.2.3 过采样型ADC | 第23-24页 |
| 2.2.4 逐次逼近型ADC | 第24-25页 |
| 2.2.5 串行ADC | 第25-26页 |
| 2.3 主要性能参数 | 第26-30页 |
| 2.3.1 静态参数 | 第26-28页 |
| 2.3.2 动态参数 | 第28-30页 |
| 2.4 本章小结 | 第30-32页 |
| 第3章 SAR ADC核心模块设计分析 | 第32-53页 |
| 3.1 SAR ADC架构 | 第32-34页 |
| 3.2 电容阵列和开关策略 | 第34-42页 |
| 3.2.1 常用的开关策略 | 第34-39页 |
| 3.2.2 基于整数值分段电容阵列的改进型终端电容复用开关策略 | 第39-42页 |
| 3.3 自举开关采样保持电路 | 第42-44页 |
| 3.4 比较器 | 第44-51页 |
| 3.4.1 比较器结构选择 | 第44-48页 |
| 3.4.2 比较器的校正 | 第48-51页 |
| 3.5 本章小结 | 第51-53页 |
| 第4章 系统实现与仿真结果 | 第53-68页 |
| 4.1 系统总体实现 | 第53-57页 |
| 4.2 自举开关采样保持电路 | 第57-59页 |
| 4.3 基于整数值分段电容阵列的终端电容复用开关策略 | 第59-60页 |
| 4.4 比较器及比较器校正电路 | 第60-64页 |
| 4.5 同步时钟电路(时钟分配电路) | 第64-67页 |
| 4.6 本章小结 | 第67-68页 |
| 第5章 结论与展望 | 第68-70页 |
| 5.1 主要结论 | 第68页 |
| 5.2 研究展望 | 第68-70页 |
| 参考文献 | 第70-73页 |
| 攻读学位期间科研成果 | 第73页 |