基于FPGA的高速eMMC阵列控制器的设计与实现
| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 符号对照表 | 第11-12页 |
| 缩略语对照表 | 第12-16页 |
| 第一章 绪论 | 第16-20页 |
| 1.1 论文研究的背景 | 第16页 |
| 1.2 论文研究的目的和意义 | 第16-17页 |
| 1.3 国内外研究情况 | 第17-18页 |
| 1.4 论文主要内容及结构安排 | 第18-20页 |
| 第二章 eMMC阵列系统设计 | 第20-30页 |
| 2.1 eMMC阵列系统总体方案设计 | 第20-21页 |
| 2.2 RocketIO GTX收发器介绍 | 第21-25页 |
| 2.2.1 RocketIO GTX的特点和结构 | 第21-23页 |
| 2.2.2 RocketIO GTX的发送模块 | 第23-24页 |
| 2.2.3 RocketIO GTX的接收模块 | 第24-25页 |
| 2.3 硬件系统介绍 | 第25-29页 |
| 2.3.1 eMMC阵列硬件设计 | 第25-27页 |
| 2.3.2 RocketIO GTX接口硬件设计 | 第27-29页 |
| 2.4 本章小结 | 第29-30页 |
| 第三章 eMMC协议研究 | 第30-54页 |
| 3.1 eMMC的系统概况 | 第30-33页 |
| 3.1.1 eMMC的引脚定义 | 第30-31页 |
| 3.1.2 eMMC的系统结构和特性 | 第31-33页 |
| 3.2 eMMC的内部寄存器 | 第33-35页 |
| 3.3 eMMC的工作模式 | 第35-41页 |
| 3.4 eMMC的命令和响应 | 第41-46页 |
| 3.4.1 命令 | 第42页 |
| 3.4.2 响应 | 第42-44页 |
| 3.4.3 命令和响应的时序 | 第44-46页 |
| 3.5 eMMC的数据传输 | 第46-51页 |
| 3.5.1 数据传输格式 | 第46-48页 |
| 3.5.2 数据读 | 第48-49页 |
| 3.5.3 数据写 | 第49-51页 |
| 3.6 eMMC的数据传输保护 | 第51-52页 |
| 3.7 本章小结 | 第52-54页 |
| 第四章 eMMC阵列控制器的设计 | 第54-70页 |
| 4.1 eMMC控制器的设计 | 第55-57页 |
| 4.2 主要模块的设计与实现 | 第57-68页 |
| 4.2.1 时钟和复位模块 | 第57-60页 |
| 4.2.2 初始化模块 | 第60-62页 |
| 4.2.3 主控制模块 | 第62-66页 |
| 4.2.4 命令接口模块 | 第66-67页 |
| 4.2.5 数据处理模块 | 第67页 |
| 4.2.6 缓存控制模块 | 第67-68页 |
| 4.3 本章小结 | 第68-70页 |
| 第五章 系统仿真与验证 | 第70-82页 |
| 5.1 系统的仿真与验证环境 | 第70-71页 |
| 5.2 系统的软件仿真 | 第71-73页 |
| 5.2.1 时钟切换模块仿真 | 第71页 |
| 5.2.2 命令发送仿真 | 第71-72页 |
| 5.2.3 CRC校验模块仿真 | 第72-73页 |
| 5.3 系统的FPGA验证 | 第73-80页 |
| 5.3.1 RocketIO GTX数据收发验证 | 第74-75页 |
| 5.3.2 命令和响应验证 | 第75-76页 |
| 5.3.3 初始化过程验证 | 第76-77页 |
| 5.3.4 数据读验证 | 第77-78页 |
| 5.3.5 数据写验证 | 第78-80页 |
| 5.4 本章小结 | 第80-82页 |
| 第六章 总结与展望 | 第82-84页 |
| 参考文献 | 第84-86页 |
| 致谢 | 第86-88页 |
| 作者简介 | 第88-89页 |
