基于SoC FPGA的视频目标实时跟踪系统
| 摘要 | 第3-4页 |
| Abstract | 第4-5页 |
| 第1章 绪论 | 第8-20页 |
| 1.1 研究背景及意义 | 第8-12页 |
| 1.1.1 运动目标跟踪 | 第8-9页 |
| 1.1.2 图像处理硬件开发平台 | 第9-10页 |
| 1.1.3 SoC FPGA的优势 | 第10-12页 |
| 1.2 开发环境 | 第12-14页 |
| 1.3 自定义IP组件 | 第14-19页 |
| 1.3.1 Avalon总线规范 | 第15-18页 |
| 1.3.2 创建组件 | 第18-19页 |
| 1.4 本文研究内容和章节安排 | 第19-20页 |
| 第2章 系统方案设计与功能要求 | 第20-26页 |
| 2.1 系统功能要求 | 第20页 |
| 2.2 系统总体结构设计 | 第20-22页 |
| 2.3 器件选型 | 第22-24页 |
| 2.3.1 SoC FPGA开发套件 | 第22-24页 |
| 2.3.2 图像传感器 | 第24页 |
| 2.4 小结 | 第24-26页 |
| 第3章 硬件设计 | 第26-42页 |
| 3.1 硬件整体结构 | 第26页 |
| 3.2 摄像头驱动 | 第26-28页 |
| 3.3 视频采集模块 | 第28-29页 |
| 3.4 组件配置 | 第29-37页 |
| 3.4.1 硬核处理器系统(HPS)配置 | 第29-32页 |
| 3.4.2 通用组件配置 | 第32-33页 |
| 3.4.3 图像处理组件配置 | 第33-37页 |
| 3.5 图像处理系统组件互联 | 第37-39页 |
| 3.6 视频输出模块 | 第39-40页 |
| 3.7 小结 | 第40-42页 |
| 第4章 软件设计 | 第42-48页 |
| 4.1 软件结构框图 | 第42页 |
| 4.2 硬件控制模块 | 第42-45页 |
| 4.2.1 硬件模块的控制方法 | 第42-44页 |
| 4.2.2 时序控制 | 第44页 |
| 4.2.3 摄像头的控制 | 第44-45页 |
| 4.3 图像读写模块 | 第45-46页 |
| 4.4 算法模块 | 第46-47页 |
| 4.5 小结 | 第47-48页 |
| 第5章 目标跟踪系统算法实现 | 第48-64页 |
| 5.1 硬件实现方法 | 第48-49页 |
| 5.1.1 小数的处理 | 第48页 |
| 5.1.2 方形框的实现 | 第48-49页 |
| 5.1.3 查找表 | 第49页 |
| 5.2 运动目标检测算法 | 第49-54页 |
| 5.2.1 帧间差分法 | 第50-51页 |
| 5.2.2 边缘检测算法 | 第51-53页 |
| 5.2.3 图像的标签化 | 第53页 |
| 5.2.4 确定框的位置及大小 | 第53-54页 |
| 5.3 目标跟踪算法 | 第54-62页 |
| 5.3.1 Mean shift算法 | 第54-57页 |
| 5.3.2 Mean shift算法实现 | 第57-59页 |
| 5.3.3 测试结果 | 第59-62页 |
| 5.4 小结 | 第62-64页 |
| 第6章 总结 | 第64-66页 |
| 参考文献 | 第66-70页 |
| 致谢 | 第70-72页 |
| 附录 | 第72-76页 |
| 攻读硕士期间科研成果 | 第76页 |
