嵌入式光纤万兆以太网系统设计
| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 1 绪论 | 第9-13页 |
| 1.1 课题背景 | 第9页 |
| 1.2 课题研究现状 | 第9-12页 |
| 1.2.1 万兆以太网研究状况 | 第9-11页 |
| 1.2.2 光纤通信的发展及现状 | 第11-12页 |
| 1.3 本文研究内容 | 第12-13页 |
| 2 传输系统的技术分析 | 第13-23页 |
| 2.1 万兆以太网技术 | 第13-20页 |
| 2.1.1 万兆以太网标准的提出 | 第13-14页 |
| 2.1.2 万兆以太网协议的特点 | 第14-15页 |
| 2.1.3 万兆以太网的结构 | 第15-17页 |
| 2.1.4 XGMII接口介绍 | 第17-18页 |
| 2.1.5 XAUI接口介绍 | 第18-19页 |
| 2.1.6 万兆以太网的帧格式 | 第19-20页 |
| 2.2 万兆以太网的光纤通信技术 | 第20-23页 |
| 2.2.1 光纤的特点及分类 | 第20-21页 |
| 2.2.2 万兆以太网光收发模块 | 第21-23页 |
| 3 系统方案设计 | 第23-27页 |
| 3.1 系统概述 | 第23页 |
| 3.2 系统方案设计 | 第23-27页 |
| 3.2.1 万兆以太网接口实现方案 | 第23-24页 |
| 3.2.2 万兆以太网光模块实现方案 | 第24-25页 |
| 3.2.3 万兆以太网传输系统方案框架 | 第25-27页 |
| 4 万兆以太网传输卡的硬件设计 | 第27-34页 |
| 4.1 FPGA的具体选型及特点 | 第27页 |
| 4.2 万兆以太网物理层芯片电路 | 第27-28页 |
| 4.3 SFP+接口电路 | 第28-29页 |
| 4.4 SPI Flash配置电路 | 第29-30页 |
| 4.5 板上时钟设计 | 第30-31页 |
| 4.6 电源电路设计 | 第31-32页 |
| 4.7 高速LVDS布线注意事项 | 第32-34页 |
| 5 FPGA逻辑设计 | 第34-55页 |
| 5.1 FPGA总体结构设计 | 第34-35页 |
| 5.2 XAUI接口模块设计 | 第35-41页 |
| 5.2.1 XAUI核的定制与功能介绍 | 第35-37页 |
| 5.2.2 GTP硬核简介与定制 | 第37-40页 |
| 5.2.3 XAUI接口模块的时钟设计 | 第40-41页 |
| 5.2.4 XAUI接口模块验证 | 第41页 |
| 5.3 万兆以太网MAC层逻辑 | 第41-47页 |
| 5.3.1 10GbE MACIP核的定制与介绍 | 第42-44页 |
| 5.3.2 数据缓冲模块设计 | 第44-46页 |
| 5.3.3 XGMII接口模块设计 | 第46-47页 |
| 5.3.4 MAC层逻辑验证 | 第47页 |
| 5.4 万兆以太网应用层逻辑设计 | 第47-55页 |
| 5.4.1 图像传感器的性能及特点 | 第48-49页 |
| 5.4.2 应用层接收帧时序与SPI驱动时序 | 第49-50页 |
| 5.4.3 帧同步时序与帧请求时序 | 第50-51页 |
| 5.4.4 像素写入时序与像素读出时序 | 第51-55页 |
| 6 系统软件设计 | 第55-62页 |
| 6.1 以太网数据的收发与存储 | 第55-59页 |
| 6.1.1 WinPcap编程接口概述 | 第55-56页 |
| 6.1.2 以太网数据包的收发 | 第56-58页 |
| 6.1.3 以太网数据包的存储 | 第58-59页 |
| 6.2 图像数据恢复 | 第59-62页 |
| 6.2.1 上位机界面设计 | 第59-60页 |
| 6.2.2 绘图函数DrawDib分析 | 第60页 |
| 6.2.3 图像回放设计 | 第60-62页 |
| 7 系统调试与性能分析 | 第62-71页 |
| 7.1 硬件电路调试 | 第62页 |
| 7.2 串行高速信号质量测试 | 第62-66页 |
| 7.3 FPGA逻辑程序调试 | 第66-68页 |
| 7.3.1 XAUI接口模块调试 | 第66-67页 |
| 7.3.2 应用层逻辑调试 | 第67-68页 |
| 7.4 传输性能以及显示通道测试 | 第68-71页 |
| 结论 | 第71-72页 |
| 参考文献 | 第72-74页 |
| 攻读硕士学位期间发表学术论文情况 | 第74-75页 |
| 致谢 | 第75-76页 |
