| 摘要 | 第5-6页 |
| ABSTRACT | 第6页 |
| 符号对照表 | 第11-12页 |
| 缩略语对照表 | 第12-15页 |
| 第一章 绪论 | 第15-19页 |
| 1.1 信道编码 | 第15-16页 |
| 1.2 Turbo乘积码的提出与发展现状 | 第16-18页 |
| 1.2.1 Turbo乘积码的提出 | 第16页 |
| 1.2.2 Turbo乘积码的发展现状 | 第16-18页 |
| 1.3 本文研究工作及内容安排 | 第18-19页 |
| 第二章 Turbo乘积码的编译码原理 | 第19-29页 |
| 2.1 TPC的编码原理 | 第19-20页 |
| 2.1.1 TPC的编码结构及其参数 | 第19-20页 |
| 2.1.2 TPC的分量码选择 | 第20页 |
| 2.2 TPC的译码原理 | 第20-25页 |
| 2.2.1 代数译码 | 第21页 |
| 2.2.2 最大似然译码算法 | 第21-22页 |
| 2.2.3 Chase算法 | 第22-23页 |
| 2.2.4 TPC的迭代译码 | 第23-24页 |
| 2.2.5 外信息的计算 | 第24-25页 |
| 2.3 硬件实现中译码算法的改进 | 第25-27页 |
| 2.3.1 相关度量的应用 | 第25页 |
| 2.3.2 测试序列的快速译码 | 第25-26页 |
| 2.3.3 减少候选码字个数的方法 | 第26-27页 |
| 2.4 本章小结 | 第27-29页 |
| 第三章 Turbo乘积码的性能分析与仿真 | 第29-41页 |
| 3.1 仿真模型 | 第29页 |
| 3.2 影响Turbo乘积码译码性能的因素 | 第29-40页 |
| 3.2.1 不同分量码对TPC性能的影响 | 第29-31页 |
| 3.2.2 不同迭代次数对TPC性能的影响 | 第31-33页 |
| 3.2.3 最不可靠位数对TPC性能的影响 | 第33-35页 |
| 3.2.4 减少候选码字对TPC性能的影响 | 第35-37页 |
| 3.2.5 不同量化比特数对TPC性能的影响 | 第37-38页 |
| 3.2.6 TPC在衰落信道下的性能 | 第38-40页 |
| 3.3 本章小结 | 第40-41页 |
| 第四章 Turbo 乘积码编译码器的 FPGA 实现 | 第41-61页 |
| 4.1 Turbo乘积码FPGA实现的参数设置 | 第41-42页 |
| 4.2 Turbo乘积码的编码器设计 | 第42-46页 |
| 4.2.1 编码器的整体结构 | 第43-44页 |
| 4.2.2 分量码编码电路 | 第44-46页 |
| 4.2.3 编码器的资源使用情况 | 第46页 |
| 4.3 Turbo乘积码的译码器设计 | 第46-60页 |
| 4.3.1 译码器的整体结构 | 第46-47页 |
| 4.3.2 输入输出缓存设计 | 第47-48页 |
| 4.3.3 控制与存储模块 | 第48-50页 |
| 4.3.4 siso_p并行译码模块 | 第50-54页 |
| 4.3.5 siso译码模块 | 第54-57页 |
| 4.3.6 资源优化与mode信号 | 第57页 |
| 4.3.7 译码器资源使用情况以及性能分析 | 第57-60页 |
| 4.4 本章小结 | 第60-61页 |
| 第五章 结论和展望 | 第61-63页 |
| 5.1 研究结论 | 第61-62页 |
| 5.2 研究展望 | 第62-63页 |
| 参考文献 | 第63-67页 |
| 致谢 | 第67-69页 |
| 作者简介 | 第69-70页 |
| 1.基本情况 | 第69页 |
| 2.教育背景 | 第69页 |
| 3.攻读硕士学位期间的研究成果 | 第69-70页 |