高精度脉冲产生系统的设计与实现
| 摘要 | 第5-6页 |
| ABSTRACT | 第6页 |
| 第一章 绪论 | 第13-15页 |
| 1.1 选题缘由和意义 | 第13页 |
| 1.2 系统性能指标 | 第13-14页 |
| 1.2.1 信号产生部分 | 第13页 |
| 1.2.2 控制部分 | 第13-14页 |
| 1.3 本文主要研究内容及章节安排 | 第14-15页 |
| 第二章 系统设计方案 | 第15-29页 |
| 2.1 脉冲延迟方法 | 第15-16页 |
| 2.1.1 计数器方法 | 第15页 |
| 2.1.2 可编程延迟线 | 第15-16页 |
| 2.2 纳秒级脉冲延迟方案 | 第16页 |
| 2.2.1 系统脉冲延迟需求 | 第16页 |
| 2.2.2 本系统脉冲延迟方案 | 第16页 |
| 2.3 SOPC技术简介 | 第16-17页 |
| 2.4 Avalon总线概述 | 第17-22页 |
| 2.4.1 Avalon总线概述 | 第17-18页 |
| 2.4.2 Avalon总线特点 | 第18-19页 |
| 2.4.3 Avalon总线传输 | 第19-22页 |
| 2.5 Qsys用户自定义外设 | 第22-26页 |
| 2.5.1 自定义外设概念 | 第23页 |
| 2.5.2 自定义外设方法 | 第23-26页 |
| 2.6 系统总体架构 | 第26-27页 |
| 2.6.1 系统模块划分 | 第26页 |
| 2.6.2 系统总体框图及原理描述 | 第26-27页 |
| 2.7 本章小结 | 第27-29页 |
| 第三章 FPGA模块化设计与各功能模块设计方案 | 第29-41页 |
| 3.1 模块化设计理念 | 第29页 |
| 3.1.1 FPGA模块化设计概述 | 第29页 |
| 3.1.2 FPGA模块化设计方法 | 第29页 |
| 3.1.3 FPGA模块化设计优势 | 第29页 |
| 3.2 本系统模块化设计 | 第29-30页 |
| 3.2.1 本系统模块化设计分析 | 第29-30页 |
| 3.2.2 本系统模块化设计方案 | 第30页 |
| 3.3 脉冲产生模块架构 | 第30-32页 |
| 3.3.1 脉冲产生模块框图及原理 | 第30-31页 |
| 3.3.2 脉冲产生模块单通道设计 | 第31-32页 |
| 3.4 系统精确延迟部分 | 第32-33页 |
| 3.4.1 系统精确延迟部分框图 | 第32-33页 |
| 3.4.2 系统精确延迟部分原理描述 | 第33页 |
| 3.5 控制部分 | 第33-36页 |
| 3.5.1 NiosII软核 | 第33-35页 |
| 3.5.2 系统参数控制 | 第35-36页 |
| 3.6 时钟部分 | 第36-38页 |
| 3.6.1 FPGA时钟源 | 第36页 |
| 3.6.2 FPGA内部时钟 | 第36-37页 |
| 3.6.3 W5300时钟 | 第37-38页 |
| 3.7 电源部分 | 第38-39页 |
| 3.8 本章小结 | 第39-41页 |
| 第四章 系统各子模块设计与仿真 | 第41-67页 |
| 4.1 脉冲产生模块 | 第41-44页 |
| 4.1.1 脉冲粗延迟模块设计与仿真 | 第41页 |
| 4.1.2 脉冲个数与频率模块设计与仿真 | 第41-42页 |
| 4.1.3 脉冲宽度调整模块设计与仿真 | 第42页 |
| 4.1.4 单通道模块设计与仿真 | 第42-43页 |
| 4.1.5 脉冲产生模块顶层设计与仿真 | 第43-44页 |
| 4.2 精确确延迟部分电路设计 | 第44-47页 |
| 4.2.1 DS1124芯片介绍与电路设计 | 第44-46页 |
| 4.2.2 DS1124驱动模块设计与仿真 | 第46-47页 |
| 4.3 触发部分 | 第47-49页 |
| 4.3.1 软件触发 | 第47-48页 |
| 4.3.2 硬件触发 | 第48页 |
| 4.3.3 FPGA触发模块设计与仿真 | 第48-49页 |
| 4.4 UART控制部分 | 第49-51页 |
| 4.4.1 UART协议概述 | 第49-50页 |
| 4.4.2 UART硬件部分 | 第50-51页 |
| 4.5 以太网控制 | 第51-59页 |
| 4.5.1 W5300芯片介绍 | 第51-54页 |
| 4.5.2 自定义外设W5300时序配置 | 第54-57页 |
| 4.5.3 W5300硬件电路设计 | 第57-59页 |
| 4.6 NiosII软件部分 | 第59-63页 |
| 4.6.1 NiosII软件开发环境 | 第59-60页 |
| 4.6.2 软件总体设计 | 第60-61页 |
| 4.6.3 命令接收与处理 | 第61-62页 |
| 4.6.4 各通道参数设置 | 第62-63页 |
| 4.7 控制参数命令格式与上传状态信息 | 第63-64页 |
| 4.7.1 参数命令格式 | 第63-64页 |
| 4.7.2 状态信息 | 第64页 |
| 4.8 本章小结 | 第64-67页 |
| 第五章 测试与结果 | 第67-71页 |
| 5.1 测试 | 第67-70页 |
| 5.2 结果分析 | 第70-71页 |
| 第六章 总结和展望 | 第71-73页 |
| 6.1 总结 | 第71-72页 |
| 6.2 展望 | 第72-73页 |
| 参考文献 | 第73-75页 |
| 致谢 | 第75-77页 |
| 作者简介 | 第77-78页 |
