高端路由器时间同步的研究与实现
| 摘要 | 第4-5页 |
| Abstract | 第5-6页 |
| 专用术语注释表 | 第9-11页 |
| 第一章 绪论 | 第11-17页 |
| 1.1 课题研究背景及意义 | 第11-14页 |
| 1.2 国内外研究现状 | 第14-16页 |
| 1.2.1 IEEE1588协议的发展 | 第14-15页 |
| 1.2.2 IEEE1588协议的研究现状 | 第15-16页 |
| 1.3 研究内容和结构安排 | 第16-17页 |
| 第二章 PTP时间同步 | 第17-31页 |
| 2.1 PTP协议概念及报文 | 第17-21页 |
| 2.1.1 PTP协议基本概念 | 第17-19页 |
| 2.1.2 PTP协议报文及传输 | 第19-21页 |
| 2.2 PTP协议同步原理 | 第21-26页 |
| 2.2.1 PTP时钟工作模式 | 第21-23页 |
| 2.2.2 PTP同步校准原理 | 第23-26页 |
| 2.3 PTP协议机制 | 第26-30页 |
| 2.3.1 PTP时钟模型 | 第26-27页 |
| 2.3.2 PTP数据集 | 第27-28页 |
| 2.3.3 PTP状态机 | 第28-30页 |
| 2.4 本章小结 | 第30-31页 |
| 第三章 高端路由器的频率同步实现 | 第31-46页 |
| 3.1 设备介绍及项目背景 | 第31-34页 |
| 3.1.1 高端路由器介绍 | 第31-32页 |
| 3.1.2 项目背景 | 第32-34页 |
| 3.2 时钟扣板功能模块 | 第34-40页 |
| 3.2.1 DS31408时钟芯片 | 第34-35页 |
| 3.2.2 FPGA逻辑 | 第35-39页 |
| 3.2.3 1588时间引擎 | 第39-40页 |
| 3.3 频率同步方案 | 第40-45页 |
| 3.3.1 8KHz基准时钟 | 第40-42页 |
| 3.3.2 同步以太网技术 | 第42-43页 |
| 3.3.3 以太网接口卡及驱动 | 第43-45页 |
| 3.4 本章小结 | 第45-46页 |
| 第四章 高端路由器的时间同步实现 | 第46-60页 |
| 4.1 时间同步方案 | 第46-51页 |
| 4.1.1 1PPS/TOD标准 | 第46-47页 |
| 4.1.2 从时间源获取时间 | 第47-48页 |
| 4.1.3 主从设备的时间同步 | 第48-51页 |
| 4.2 业务板功能模块 | 第51-53页 |
| 4.2.1 网络处理芯片 | 第51-52页 |
| 4.2.2 RTC时钟与同步 | 第52-53页 |
| 4.3 IEEE1588协议的实现 | 第53-59页 |
| 4.3.1 软件架构分析 | 第53-55页 |
| 4.3.2 时间戳处理 | 第55-56页 |
| 4.3.3 PTP报文处理 | 第56-58页 |
| 4.3.4 产品驱动开发 | 第58-59页 |
| 4.4 本章小结 | 第59-60页 |
| 第五章 时间同步测试及结果分析 | 第60-68页 |
| 5.1 组网设计及分析 | 第60-64页 |
| 5.1.1 组网测试环境 | 第60-62页 |
| 5.1.2 组网模式 | 第62-64页 |
| 5.2 时间同步测试 | 第64-67页 |
| 5.2.1 时间同步测试步骤 | 第64-65页 |
| 5.2.2 测试结果及分析 | 第65-67页 |
| 5.2.3 精度影响因素分析 | 第67页 |
| 5.3 本章小结 | 第67-68页 |
| 第六章 总结与展望 | 第68-70页 |
| 6.1 全文总结 | 第68-69页 |
| 6.2 工作展望 | 第69-70页 |
| 参考文献 | 第70-72页 |
| 致谢 | 第72页 |
