| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 符号对照表 | 第11-12页 |
| 缩略语对照表 | 第12-16页 |
| 第一章 绪论 | 第16-20页 |
| 1.1 论文选题背景 | 第16页 |
| 1.2 微控制器的发展 | 第16-17页 |
| 1.3 C8051F微控制器的技术特点分析 | 第17-18页 |
| 1.4 本论文内容安排 | 第18-20页 |
| 第二章 C8051F微控制器的基本组成及数字外设的架构分析 | 第20-34页 |
| 2.1 C8051F微控制器的基本结构 | 第20-22页 |
| 2.2 数字外设子系统组成 | 第22-23页 |
| 2.3 外设子系统各组件及相关SFR说明 | 第23-33页 |
| 2.3.1 SMBus总线 | 第23-25页 |
| 2.3.2 UART端口 | 第25-28页 |
| 2.3.3 SPI总线 | 第28-30页 |
| 2.3.4 PCA可编程计数器阵列 | 第30-32页 |
| 2.3.5 定时/计数器 | 第32-33页 |
| 2.4 本章小结 | 第33-34页 |
| 第三章 数字外设系统的设计 | 第34-56页 |
| 3.1 数字外设系统总体设计方案 | 第34-35页 |
| 3.2 SMBUS总线设计 | 第35-42页 |
| 3.2.1 SMBus总线时序关系 | 第35-36页 |
| 3.2.2 SMBus RTL设计 | 第36-38页 |
| 3.2.3 SMBus的状态机设计 | 第38-42页 |
| 3.3 UART端口设计 | 第42-47页 |
| 3.3.1 UART端口时序关系 | 第42-44页 |
| 3.3.2 发送模块RTL设计 | 第44-46页 |
| 3.3.3 接收模块RTL设计 | 第46页 |
| 3.3.4 UART的多机通信模块RTL设计 | 第46-47页 |
| 3.4 SPI总线设计 | 第47-50页 |
| 3.4.1 SPI总线时序关系 | 第47-48页 |
| 3.4.2 SPI总线RTL设计 | 第48-50页 |
| 3.5 PCA设计 | 第50-52页 |
| 3.5.1 PCA定时/计数器RTL设计 | 第50页 |
| 3.5.2 PCA捕捉/比较模块RTL设计 | 第50-52页 |
| 3.6 定时/计数器设计 | 第52-54页 |
| 3.6.1 timer0/1 RTL设计 | 第53页 |
| 3.6.2 timer2/4 RTL设计 | 第53-54页 |
| 3.6.3 timer3 RTL设计 | 第54页 |
| 3.7 交叉开关设计 | 第54-55页 |
| 3.8 本章小结 | 第55-56页 |
| 第四章 基于FPGA的系统级集成与验证 | 第56-78页 |
| 4.1 内核与外设的通信机制 | 第56-58页 |
| 4.1.1 SFR总线设计方案 | 第56-57页 |
| 4.1.2 SFR总线时序关系 | 第57-58页 |
| 4.2 内核与外设的集成 | 第58-61页 |
| 4.3 验证计划与验证方法 | 第61-63页 |
| 4.3.1 验证计划 | 第61-63页 |
| 4.3.2 验证方法 | 第63页 |
| 4.4 外设子系统功能验证 | 第63-70页 |
| 4.4.1 SMBus功能验证 | 第64-65页 |
| 4.4.2 UART功能验证 | 第65-67页 |
| 4.4.3 SPI功能验证 | 第67页 |
| 4.4.4 PCA功能验证 | 第67-68页 |
| 4.4.5 定时/计数器功能验证 | 第68-69页 |
| 4.4.6 交叉开关功能验证 | 第69-70页 |
| 4.5 基于FPGA的系统级原型验证 | 第70-77页 |
| 4.5.1 FPGA原型验证概述 | 第70页 |
| 4.5.2 验证平台的FPGA移植 | 第70-71页 |
| 4.5.3 FPGA系统级应用验证方案 | 第71-73页 |
| 4.5.4 复杂数学函数的FPGA原型验证 | 第73页 |
| 4.5.5 中断实现流水灯 | 第73-74页 |
| 4.5.6 微控制器通过UART向PC发送数据 | 第74页 |
| 4.5.7 产生PWM波 | 第74-75页 |
| 4.5.8 微控制器通过SPI向外围设备发送数据 | 第75页 |
| 4.5.9 基于C8051F的FFT算法实现 | 第75-77页 |
| 4.6 本章小结 | 第77-78页 |
| 第五章 总结与展望 | 第78-80页 |
| 参考文献 | 第80-82页 |
| 致谢 | 第82-84页 |
| 作者简介 | 第84-85页 |