| 摘要 | 第1-10页 |
| ABSTRACT | 第10-12页 |
| 致谢 | 第12-21页 |
| 第一章 绪论 | 第21-37页 |
| ·工艺演进下模拟电路的发展特点 | 第21-23页 |
| ·ADC发展概况 | 第23-28页 |
| ·数字辅助设计技术——突破高性能ADC设计瓶颈的有效方案 | 第28-34页 |
| ·研究动机与目的 | 第34页 |
| ·论文的组织结构 | 第34-37页 |
| 第二章 时间交叉模数转换器 | 第37-79页 |
| ·模数转换器的性能指标 | 第37-42页 |
| ·ADC的静态参数 | 第38-40页 |
| ·ADC的动态参数 | 第40-42页 |
| ·时间交叉模数转换器 | 第42-66页 |
| ·时间交叉模数转换器原理 | 第42-47页 |
| ·时间交叉ADC的失配误差效应 | 第47-60页 |
| ·仿真验证 | 第60-66页 |
| ·时间交叉ADC失配误差校准技术概述 | 第66-77页 |
| ·前台校准技术 | 第66-68页 |
| ·后台校准技术 | 第68-70页 |
| ·模拟、混合信号校准技术 | 第70-72页 |
| ·全数字校准技术 | 第72-76页 |
| ·时间交叉ADC校准技术小结 | 第76-77页 |
| ·本章小结 | 第77-79页 |
| 第三章 互质通道组劈分时间交叉模数转换器及其误差校准 | 第79-117页 |
| ·时间交叉ADC通道误差模型 | 第79-81页 |
| ·互质通道组的劈分时间交叉ADC | 第81-87页 |
| ·劈分ADC双路互校准原理 | 第81-83页 |
| ·劈分时间交叉ADC结构 | 第83-87页 |
| ·互质通道组劈分时间交叉ADC失配误差的校准 | 第87-104页 |
| ·失调失配校准 | 第89-94页 |
| ·增益、失调及采样时间失配的综合校准 | 第94-97页 |
| ·失配误差校准算法的改进 | 第97-99页 |
| ·采样时间误差的高阶补偿 | 第99-102页 |
| ·基于拉格朗日插值的导数估计 | 第102-104页 |
| ·实现方案 | 第104-106页 |
| ·仿真验证 | 第106-116页 |
| ·本章小结 | 第116-117页 |
| 第四章 时间交叉流水线ADC关键电路研究与设计 | 第117-159页 |
| ·流水线ADC原理、非理想因素限制及设计考虑 | 第117-127页 |
| ·子ADC比较器失调与RSD校正 | 第119-122页 |
| ·开关电容MDAC | 第122-126页 |
| ·热噪声限制 | 第126-127页 |
| ·性能优化的14位、125MS/s流水线ADC系统级设计 | 第127-134页 |
| ·级精度选择 | 第127-132页 |
| ·4位首级精度、级间按比例缩小与各级指标分配 | 第132-134页 |
| ·流水线ADC关键电路设计 | 第134-155页 |
| ·前端SHA | 第134-137页 |
| ·首级4位转换电路 | 第137-142页 |
| ·高线性度采样开关 | 第142-145页 |
| ·运算放大器 | 第145-146页 |
| ·占空比稳定的时钟驱动电路 | 第146-155页 |
| ·14位、125MS/s流水线ADC整体仿真 | 第155-158页 |
| ·本章小结 | 第158-159页 |
| 第五章 实现与验证 | 第159-179页 |
| ·时间交叉ADC通道单元的版图实现 | 第159-163页 |
| ·时间交叉ADC失配误差校准方案的验证 | 第163-168页 |
| ·7通道14位、360MS/s时间交叉ADC的电路验证 | 第164-167页 |
| ·7失配误差校准算法的FPGA验证 | 第167-168页 |
| ·验证结果 | 第168-178页 |
| ·本章小结 | 第178-179页 |
| 第六章 结论与展望 | 第179-183页 |
| ·论文工作总结 | 第179-180页 |
| ·未来工作展望 | 第180-183页 |
| 附录 | 第183页 |
| 参考文献 | 第183-191页 |
| 攻读博士学位期间发表论文及申请专利 | 第191页 |
