差分跳频通信系统的研究与FPGA实现
| 摘要 | 第1-6页 |
| ABSTRACT | 第6-9页 |
| 第1章 绪论 | 第9-14页 |
| ·跳频通信技术的发展与应用 | 第9-11页 |
| ·差分跳频通信技术的发展和研究 | 第11-12页 |
| ·本文研究的主要内容 | 第12-14页 |
| 第2章 差分跳频通信系统的基本原理与关键技术 | 第14-37页 |
| ·跳频通信系统 | 第14-19页 |
| ·跳频通信系统基本原理 | 第14-17页 |
| ·跳频通信系统主要的性能指标 | 第17-19页 |
| ·差分跳频通信系统 | 第19-27页 |
| ·差分跳频通信系统基本原理 | 第19-21页 |
| ·DDS工作原理 | 第21-23页 |
| ·基于FFT的频率检测技术 | 第23-24页 |
| ·差分跳频序列viterbi译码算法 | 第24-27页 |
| ·差分跳频通信系统的G函数 | 第27-33页 |
| ·G函数的构造原则 | 第27-28页 |
| ·G函数的几种构造方法 | 第28-30页 |
| ·差分跳频图案的性能检验方法 | 第30-33页 |
| ·差分跳频通信系统抗干扰性能分析 | 第33-37页 |
| ·抗跟踪干扰能力分析 | 第33-35页 |
| ·抗多径干扰能力分析 | 第35-36页 |
| ·抗部分频带干扰能力分析 | 第36-37页 |
| 第3章 差分跳频通信系统的设计与实现 | 第37-59页 |
| ·总体方案设计 | 第37-40页 |
| ·系统结构设计 | 第37-38页 |
| ·系统参数设计 | 第38-39页 |
| ·开发环境与开发工具的选择 | 第39-40页 |
| ·时钟模块设计 | 第40-43页 |
| ·发送时钟模块设计 | 第40-42页 |
| ·接收时钟模块设计 | 第42-43页 |
| ·发送部分设计 | 第43-48页 |
| ·信源模块设计 | 第43-44页 |
| ·串并转换模块设计 | 第44页 |
| ·G函数模块设计 | 第44-46页 |
| ·跳频器模块设计 | 第46-48页 |
| ·接收部分设计 | 第48-59页 |
| ·FFT变换模块设计 | 第48-52页 |
| ·频率序列识别模块设计 | 第52-55页 |
| ·基于Viterbi算法的译码模块设计 | 第55-57页 |
| ·逆G函数模块设计 | 第57页 |
| ·并串转换模块设计 | 第57-59页 |
| 第4章 系统仿真测试及结果分析 | 第59-78页 |
| ·系统时钟的仿真及结果分析 | 第59-61页 |
| ·发送时钟模块仿真 | 第59-60页 |
| ·接收时钟模块仿真 | 第60-61页 |
| ·发送部分仿真及结果分析 | 第61-64页 |
| ·信源模块仿真 | 第61页 |
| ·串并转换模块仿真 | 第61页 |
| ·G函数模块仿真 | 第61-62页 |
| ·跳频器模块仿真 | 第62-63页 |
| ·发送系统综合仿真 | 第63-64页 |
| ·接收部分仿真及结果分析 | 第64-69页 |
| ·FFT变换模块仿真 | 第64-65页 |
| ·频率序列识别模块仿真 | 第65-66页 |
| ·基于Viterbi的译码模块仿真 | 第66-67页 |
| ·逆G函数模块仿真 | 第67-68页 |
| ·并串转换模块仿真 | 第68页 |
| ·接收系统综合仿真 | 第68-69页 |
| ·差分跳频通信系统的综合仿真及硬件测试 | 第69-78页 |
| ·系统综合仿真 | 第69-71页 |
| ·FPGA硬件测试平台简介 | 第71-72页 |
| ·硬件测试与结果分析 | 第72-78页 |
| 结论 | 第78-80页 |
| 参考文献 | 第80-83页 |
| 附录 | 第83-84页 |
| 致谢 | 第84-85页 |
| 作者简介 | 第85页 |
