PCIE2.0高速串行总线信号完整性分析
| 摘要 | 第1-5页 |
| ABSTRACT | 第5-9页 |
| 第一章 绪论 | 第9-15页 |
| ·课题研究的背景及意义 | 第9-10页 |
| ·国内外研究现状 | 第10-13页 |
| ·PCIE概述 | 第10-12页 |
| ·国外研究现状 | 第12-13页 |
| ·国内研究现状 | 第13页 |
| ·论文研究内容及安排 | 第13-15页 |
| 第二章 信号完整性基础及仿真分析 | 第15-34页 |
| ·信号完整性概述 | 第15页 |
| ·传输线 | 第15-18页 |
| ·反射的原理与仿真 | 第18-23页 |
| ·传输线反射 | 第18-21页 |
| ·寄生参数导致的反射 | 第21-23页 |
| ·串扰的原理与仿真 | 第23-30页 |
| ·串扰基本分析 | 第23-30页 |
| ·基于HYPERLYNX的交互式串扰分析 | 第30页 |
| ·其他影响信号完整性的因素 | 第30-33页 |
| ·过孔对信号完整性的影响 | 第30-32页 |
| ·数据抖动与码间串扰 | 第32-33页 |
| ·本章小结 | 第33-34页 |
| 第三章 PCIE串行链路建模 | 第34-55页 |
| ·分析中用到的模型 | 第34-36页 |
| ·Stratix Ⅳ器件介绍 | 第36-37页 |
| ·差分线与高速信令 | 第37-40页 |
| ·差分线简介 | 第37-38页 |
| ·高速IO信令 | 第38-40页 |
| ·PCIE差分数据线信号完整性分析方案 | 第40页 |
| ·串行链路阻抗控制 | 第40-46页 |
| ·子卡走线设计与阻抗控制 | 第41-45页 |
| ·AC耦合电容的阻抗控制 | 第45-46页 |
| ·通道的S参数提取与质量检验 | 第46-52页 |
| ·子卡走线S参数提取 | 第46-50页 |
| ·背板模型设计 | 第50页 |
| ·背板上的差分过孔设计 | 第50-51页 |
| ·S参数模型的检测 | 第51-52页 |
| ·连接器模型 | 第52页 |
| ·预加重与均衡 | 第52-54页 |
| ·本章小结 | 第54-55页 |
| 第四章 PCIE信号完整性仿真 | 第55-71页 |
| ·眼图介绍 | 第55页 |
| ·基于IBIS模型的HyperLynx仿真 | 第55-59页 |
| ·基于加密HSPICE模型的Hspice仿真 | 第59-66页 |
| ·仿真前设置 | 第59-61页 |
| ·不同长度背板下的仿真测试 | 第61-66页 |
| ·差分时钟线信号完整性分析 | 第66-69页 |
| ·时钟链路拓扑抽取与仿真 | 第67-69页 |
| ·时钟抖动 | 第69页 |
| ·本章小结 | 第69-71页 |
| 第五章 PCIE电源完整性概述 | 第71-77页 |
| ·PCIE电源介绍 | 第71页 |
| ·去耦电容 | 第71-73页 |
| ·SSN分析 | 第73-76页 |
| ·本章小结 | 第76-77页 |
| 第六章 总结与讨论 | 第77-78页 |
| 参考文献 | 第78-81页 |
| 致谢 | 第81-82页 |
| 附录1 PCIE X8边缘连接器引脚图 | 第82页 |
| 附录2 FPGA芯片相关引脚图 | 第82-83页 |
| 附录3 基于加密HSPICE模型的网表 | 第83-85页 |
