| 摘要 | 第1-4页 |
| ABSTRACT | 第4-7页 |
| 第一章 绪论 | 第7-9页 |
| ·论文产生背景及意义 | 第7页 |
| ·本文的主要内容 | 第7-9页 |
| 第二章 基于 NAND FLASH 的高速大容量存储模块硬件设计 | 第9-27页 |
| ·存储模块的需求分析和选型 | 第9-13页 |
| ·需求分析及性能指标 | 第9-10页 |
| ·主要器件芯片选型 | 第10-13页 |
| ·存储模块的原理图设计 | 第13-18页 |
| ·FLASH 存储架构设计 | 第13-16页 |
| ·配置电源及外围电路设计 | 第16-18页 |
| ·存储模块的 PCB 设计 | 第18-27页 |
| ·PCB 布局设计 | 第18-20页 |
| ·PCB 层叠设计 | 第20-21页 |
| ·PCB 布线设计 | 第21-27页 |
| 第三章 基于 NAND FLASH 的高速大容量存储模块软件设计 | 第27-43页 |
| ·存储模块的 FPGA 逻辑设计 | 第27-36页 |
| ·坏块列表建立及更新 | 第27-29页 |
| ·接口逻辑设计 | 第29-36页 |
| ·存储模块调试实现 | 第36-43页 |
| ·读写擦除板卡调试 | 第36-41页 |
| ·大数据量板卡调试 | 第41-43页 |
| 第四章 基于 BCH 编解码的 ECC 校验设计实现 | 第43-71页 |
| ·BCH 码简述 | 第43页 |
| ·BCH 编码算法及实现 | 第43-48页 |
| ·串行编码 | 第44-45页 |
| ·矩阵相乘编码 | 第45-46页 |
| ·并行编码 | 第46-47页 |
| ·资源使用 | 第47-48页 |
| ·BCH 解码算法及实现 | 第48-61页 |
| ·伴随式计算方法及实现 | 第48-50页 |
| ·错误位置多项式计算方法及实现 | 第50-53页 |
| ·纠错方法及实现 | 第53-58页 |
| ·解码流水处理 | 第58-61页 |
| ·BCH 编解码仿真调试 | 第61-71页 |
| ·功能仿真 | 第61-66页 |
| ·板卡调试 | 第66-71页 |
| 第五章 工作总结与展望 | 第71-73页 |
| ·本文工作总结 | 第71-72页 |
| ·工作展望 | 第72-73页 |
| 致谢 | 第73-75页 |
| 参考文献 | 第75-77页 |
| 作者在攻读硕士期间（合作）的研究成果 | 第77-78页 |
